Der FED-Geschäftsstelle liegt eine tabellarische Liste mit ca. 30 Internetadressen von Unternehmen aus den USA, England und Kanada vor, die Software für die Berechnung von Impedanzen bzw. Signal-Integrität zur Nutzung anbieten. Aufgeführt sind auch die Namen der Software und die Art der Kalkulationsmethode. Die Übersicht entstand als Nebenprodukt der gegenwärtig laufenden fundamentalen Überarbeitung von IPC-D-317B durch eine Arbeitsgruppe unter Leitung des IPC. Das Dokument trägt den Titel "Design Guide for Electronic Packaging Utilizing High-Speed Techniques". In der Geschäftsstelle ist der 2. Arbeitsentwurf (2nd Working Draft) des neuen Dokumentes vorhanden. FED-Mitglieder können die Liste kostenlos abfordern.
Neue Broschüre des BMBF: Innovationsförderung - Hilfen für Forschung und Entwicklung
Mit dieser neuen Publikation legen laut Pressemitteilung vom 29.10.99 die beiden Bundesministerien BMBF und BMWi eine gemeinsame Broschüre zur Innovationsförderung vor. Die neue Broschüre wurde besser und übersichtlicher aufgebaut als ihre Vorgänger. Der europäische Teil der Förderung ist umfangreicher eingearbeitet. Förderbeispiele heben die Anschaulichkeit. Die Broschüre löst die Förderfibel des BMBf ab. Sie ist erhältlich über die Broschürenstelle des BMBF, Tel. 0228/57-3245, Fax 0228/57-3917. Die Bestellungen können auch per Internet aufgegeben werden: www.bmbf.de oder www.bmwi.de . Dort ist die Broschüre auch als pdf-Datei abrufbar.
Detaillierte Auskünfte bitte über die FED-Geschäftsstelle erfragen oder über Internet: Tel. 030/8349059, Fax 030/8341831, e-mail info@fed.de , Internet www.fed.de , Ansprechpartner: Dr. Hartmut Poschmann, Kathrin Fechner
Dezember 1999
14.12.1999, COM.BOX - WINET, Berlin Veranstaltung der Regionalgruppe Berlin (Thema u.a.: Leiterplattenoberflächen, Referent: Lothar Oberender, Andus Electronic Leiterplattentechnik)
15. bis 19.12.1999, 1. FED-Aufbaukurs Leiterplatten-Design, Bayrische Verwaltungsschule, Neustadt/Aisch (Weitere Informationen siehe PLUS 11/99. S. 1536)
Januar 2000
31.1. bis 4.2.2000, FED-Grundkurs Leiterplatten-Design, Bayrische Verwaltungsschule, Neustadt/Aisch
Februar 2000
21. bis 25.2.2000, FED-Grundkurs Leiterplatten-Design, Bayrische Verwaltungsschule, Neustadt/Aisch
April 2000
3. bis 5.4.2000, 2. FED-Aufbaukurs Leiterplatten-Design, Bayrische Verwaltungsschule, Neustadt/Aisch
10. bis 14.4.2000, FED-Grundkurs Leiterplatten-Design, Bayrische Verwaltungsschule, Neustadt/Aisch
Das Projektteam des FED-Designer-Grundkurses kann zum Jahressende auf eine sehr befriedigende Bilanz verweisen: In den sechs einwöchigen Kursen dieses Jahres sind insgesamt 70 Teilnehmer zu verzeichnen, und das bei einer maximal möglichen Anzahl von 12 Plätzen pro Kurs. Damit haben sich die Erwartungen, die alle Beteiligten an das erste Vorhaben dieser Art in Deutschland knüpften, erfüllt. Die Grundkurse werden, wie in den FED-Mitteilungen in PLUS 11/99 erläutert, auch im kommenden Jahr weitergeführt. Das Kursmaterial selbst, die Grundkurs-CD, ist von Veranstaltung zu Veranstaltung ergänzt bzw. präzisiert worden, so daß auch die Kursqualität mitwachsen konnte. Beruhigter kann nun auf die im kommenden Jahr durchzuführenden Aufbaukurse geblickt werden. Trotz des Grundkurserfolges ist auch hier viel Energie und Zeit hineinzustecken, um gleichen Erfolg zu haben.
Liebe Verbandsmitglieder, sehr geehrte Leser der PLUS,
Weihnachten und Neujahr stehen wieder vor der Tür. Die bevorstehenden Feierlichkeiten zu diesem Jahresende werden jedoch sicherlich vielen von Ihnen und auch uns vom Vorstand des Fachverbandes mehr bedeuten als die gleichen Ereignisse in den vorangegangenen Jahren. Es ist eben ein besonderes Datum, so ein Jahrhundertwechsel. Und jeder von uns wird ihn wohl auf seine Art begehen.
Was die meisten von uns aber doch einigen wird, ist, daß wir an der Schwelle zu diesem neuen großen Zeitabschnitt den Blick zurück als auch nach vorn lenken werden. Nehmen wir uns diese Zeit in den freien Tagen und halten etwas inne. Welche Erfolge und Mißerfolge in der Vergangenheit bewegen uns? Welche privaten und beruflichen Wünsche haben wir für die Zukunft, und welche Aufgaben müssen wir zu deren Erfüllung lösen? Welche Wünsche haben wir bezüglich der Weiterentwicklung unserer Gesellschaft, in der wir leben?
Die Freuden und auch die Sorgen unmittelbar vor und nach dem Wechsel des Jahrhunderts bleiben zwar zunächst dieselben. Dennoch wünschen wir Ihnen und uns vom Vorstand in den freien Tagen gute Erholung, viele schöne Stunden im Kreise der Familie und der Freunde. Wir wünschen uns allen, daß wir die Kraft und Ausdauer haben werden, den Anforderungen der kommenden Jahre gewachsen zu sein. Und speziell für den Fachverband: daß die Zusammenarbeit der Mitglieder, das Anwachsen der Mitgliederzahl und die Vorwärtsentwicklung der fachlichen Arbeit sich auch zukünftig so positiv fortsetzen mögen wie 1999. Herzlich bedanken möchten wir uns auch bei allen, die sich in verschiedenster Art aktiv an der Verbandsarbeit beteiligt haben.
Status Final Doucument (freigegeben) vom September 1999. Die neue Fassung ersetzt IPC-SC-60 von 1987. Sie enthält eine Übersicht der Industriestandards, der staatlichen Regelungen sowie der Test- und Reinigungsmethoden für Baugruppen.
IPC-CH-65A: Guidelines for Cleaning of Printed Boards and Assemblies
Status Final Doucument (freigegeben) vom September 1999. Die neue Fassung ersetzt IPC-CH-65 von 1990. Die kundenfreundliche Anleitung befaßt sich mit Materialien, Arten von Rückständen, Methoden und Ausrüstungen der Reinigung von Leiterplatten und Baugruppen.
Hinweis: Beide genannte Unterlagen sind Bestandteil von IPC-M-108 "Assembly Cleaning Guides and Handbook", welches umfassend diese Problematik zusammen mit vier weiteren Dokumenten behandelt.
IPC-Normen in Revision bzw. Erarbeitung
In der Geschäftsstelle liegen folgende Normenentwürfe vor:
IPC-DR-572A: Drilling Guidelines for PCBs (Bohr-Richtlinie für Leiterplatten)
Status Working Draft (Arbeitsentwurf) vom August 1999, 16 Seiten. Die neue Fassung ersetzt IPC-DR-572 von 1988.
IPC-5001: Fabrication Process Control Handbook (Kontrollhandbuch für Leiterplattenfertigung
Status Proposal (letzter Entwurf) vom August 1999, 97 Seiten. Die Richtlinie selektiert wichtige Kontrollparameter und entsprechende Kontrollmethoden für die Prozeßsteuerung in der Leiterplattenfertigung.
IPC-9501A: PWB Assembly Process Simulation for Evaluation of Electronic Components (Preconditioning IC Components) (Simulation des Bestückungsprozesses für die Beurteilung von Bauelementen (Vorkonditionierung der Bauelemente)
Status Proposal (letzter Entwurf) von Oktober 1999, 18 Seiten. Klärung der Frage, wie und ob bestimmte Bauelemente den Fertigungsprozeß durchhalten werden.
Anmerkung: Kopien der genannten IPC-Normenentwürfe können als Literaturkopien zum Zweck der Vorabinformation zum Selbstkostenpreis bestellt werden.
Manuskripte der IPC Works ´99 in Minneapolis Der Weg der USA zu bleifreien Loten
Vom 23. bis 28.10.1999 fand die IPC Works ´99 in Minneapolis (USA) statt. Die Konferenz befaßte sich intensiv mit der Ablösung bleihaltiger Lote. Ein ausführlicher Bericht ist in dieser Ausgabe ab S. zu finden. Aufgrund der hohen Bedeutung dieser Veranstaltung für das weitere Vorgehen der USA in Richtung bleifreier Lote, der wenigen deutschen Teilnehmer und des interessanten Inhaltes vieler Vorträge entschloß sich die FED-Geschäftsstelle, den FED-Mitglidern und weiteren Interessenten eine Übersicht der in der FED-Geschäftsstelle vorhandenen Manuskripte zu geben. Alle sind in Englisch verfasst.
Sowohl der Konferenzband als auch Kopien der einzelnen Vorträge können in der FED-Geschäftsstelle bestellt werden. Der Preis des Konferenzbandes ist noch nicht bekannt. Die Kopien werden zum Selbstkostenpreis abgegeben (bis 15 Seiten Umfang DM 20,00 inkl. Porto/Verpackung, bei mehr Seiten Aufschlag). Kopien können mit FED-Gutscheinen bezahlt werden.
Konferenzband Titel Autor Nummer Electronics and Turlik, Keynote the Environment Iwona Th Draft WEEE Haken, Brain S-01-1 Directive: What are the Consequences for the Industry? Worldwide Nimmo, Kay S-01-2 Environmental Issues in Electronics and the Transition to Lead Free Traditional Christensen, S-01-3 Tin/Lead Solders Frans as Compared to Lead-Free Alternatives: Toxicological Aspects Reduced Müller, S-01-4 Environmental Jutta Impacts by Lead-Free Electronics Assemblies Research and Suganuma, S-01-5 Development for Katsuaki Lead-Free Soldering in Japan NEMI Pb-Free Bradley, S-01-6 Interconnect Task Edwin Group Report NCMS Lead-Free Handwerker, S-01-7 Solder Project: A Carol Summary of Results, Conclusions and Recommendations Piezoelectric Hirose, S-02-1 Properties of Masakazu Bismuth Layer-Structure Ceramics An Assessment of Hunt, Chris S-02-2 Lead-Free Palladium-Finished Components: The Impact on Assembly Yields with Conventional Tin/Lead Solder Pb-Free Component Schetty, Rob S-02-3 Finishes Nickel-Palladium Abbott, S-02-4 Based Lead-Free Donald Finishes for Lead Frames An Overview of Bastecki, S-03-1 Lead-Free Alloy Chris Selection Trends by Worldwide Region Lead-Free Flip Elenius, S-03-2 Solder for Flip Peter Chip and Chip Scale Packaging (CSP) Applications An Evaluation of Vianco, Paul S-03-3 Prototype Circuit Boards Assembled with a Sn-Ag-Bi Solder A Study of Seelig, Karl S-03-4 Lead-Free Solder Alloys Development of Anderson, S-03-5 Eutectic and Iver Near-Eutectic Sn-Ag-Cu Solder Alloys for Lead-Free Electronic Assemblies Sn-Zn Eutectic Tadauchi, S-03-6 Alloy Soldering by Masahiro Preventing Oxidation of Zinc Highly Reliable Shoji, S-03-7 Pb-Free Solder Takashi Pastes of Sn-Zn Alloy Systems Eutectic Sn-Bi as Hua, Fay S-03-8 an Alternative Pb-Free Solder Lead-Free PCB Rae, Alan S-03-9 Processing: An Integrated Approach Prospect of Lee, S-03-10 Lead-Free Ning-Cheng Alternatives for Reflow Soldering The Future is Now: Grusd, S-03-11 No longer Creeping Angela Towards Lead Free Results of the Iman, Ronald S-04-1 CCAMTF Evauation of Alternative Surface Finishes for Circuit Card Assemblies Rapid Deposition, Bishop, S-04-2 High Build, Craig Non-Electrolytic Tin for Use in the PWB Industry Solving the ENIG Houghton, S-04-3 Black Pad Problem: Bruce An ITRI Report on Round 2 Rethinking the Mackie, Andy S-04-4 Importance of Reflow Atmospheres in the Lead-Free Era Manufacturability Furnanz, S-04-5 and Reliability Julie Evaluation of Scheyer Immersion Silver Lead-Free Zhang, Yun S-04-6 Electroplating - Pure Tin Immersion Silver Cullen, S-04-7 Performance Donald Results Lead-Free - The Snowdon, Ken S-05-1 Nortel Experience Effects of Nickel Paruchuri, S-05-2 and Copper Mohan Additions on Microstructures of Tin-Silver Eutectic Solder XPS and Computer Matsushige, S-05-3 Simulation Kazumi Analysis on Lead-Free Sn/Ag/Bi Alloys, and significant Improvement of their Strength by Application of Ultrasonics The Panasonic Mini Baggio, Tom S-05-4 Disk Player: Turning a New Leaf in a Lead-Free Market Development and Biocca, S-05-5 Validation of a Peter Lead-Free Solder Paste for Telecommunications Applications
Weitere einzeln vorliegende Manuskripte The Environment Miller, EHS-01-1 and Health Risks Jeffrey of Lead in Electronics Lead Pollution, a Christian, EHS-01-2 Good Story Bev European Rollet, EHS-01-3 Electronic and Patrice Electrical Industry Faced with a Proposed Ban of Lead: ORGALIME´s View Lead-Free Rae, Allan EHS-01-4 Alternatives Environmental Smith, Edwin EHS-01-5 Impacts and B. Toxicity of Lead Free Solders Lead-Free Broschüre des britischen Soldering: An Handelsministeriums DTI, Analysis of the Umfang 80 Seiten, Preis Current Status of DM 40 FED-Mitglieder, DM Lead-Free 50 Nichtmitglieder Soldering
Randal Vaughn: Preventing the Jam (Verhütung von Selbstbeeinflussung) (Beschreibung der Entstehung, der Analyse und der Verhütung der elektrischen Selbstbeeinflussung von Layoutteilen der Leiterplatte- bzw. Baugruppe. Tabellen mit Strom-Spannung-Frequenz-Relationen) Printed Circuit Design 16(1999)8, S. 12-14, 16, 2 Abb., 9 Tab.
Charles Pfeil: The Truth about PCB CAD Systems (Die Wahrheit über LP-CAD-Systeme) (Der Autor ist CAD-Software-Entwickler bei VeriBest/USA und beschreibt den Widerspruch zwischen den Anforderungen im LP-Design und den Möglichkeiten der CAD-Software) Printed Circuit Design 16(1999)8, S. 30-32, 40
Paul Brackell: Pulse-Heated Soldering of Flexible Circuits (Impuls-Reflowlöten von flexiblen Schaltungen) (Beschreibung einiger Designgrundsätze für die Kontakt
FED-Designrichtlinie in neuer und erweiterter Ausführung
Vielen Leiterplatten- und Baugruppendesignern ist die Designrichtlinie FED-22-02 bereits ein bekannter Begriff. Mit der Herausgabe dieses Dokumentes vor etwa drei Jahren schloß der Fachverband Elektronik-Design e.V. eine spürbare Lücke bei deutschsprachigen Informationsunterlagen für Designer. Damals bildete die Arbeitsübersetzung der IPC-Designrichtlinie IPC-D-275 den Kernpunkt des FED-Dokumentes. Gewisse Mängel wurden bewußt in Kauf genommen, um diese Übersetzung schnell anbieten zu können.
Die Ablösung von IPC-D-275 durch die neuen Richtlinien IPC-2221 und IPC-2222 im Jahre 1998 machte auch eine völlige Überarbeitung von FED-22-02 erforderlich. Die Gründe liegen darin, daß die neuen IPC-Dokumente gegenüber IPC-D-275 wesentlich anders strukturiert und inhaltlich auch erweitert wurden. Da der FED-Geschäftsstelle zwischenzeitlich auch eine Reihe weiterer Unterlagen aus deutschen Quellen vorlagen, die wertvolle Informationen für das Design enthalten, wurde beschlossen, diese in die neue FED-22-02 einzuarbeiten. Dadurch unterscheidet sich der Nachfolger also von seinem Vorgänger durch einen wesentlich erweiterten Inhalt. Außerdem wurden die deutsche Übersetzung sowie sämtliche Grafiken und Tabellen überarbeitet.
Gliederung von FED-22-02
Die neue FED-22-02 besteht aus drei Teilen:
Teil 1: Übersetzung IPC-2221 und FED-eigene Ergänzungen
Teil 2: Übersetzung IPC-2222 und FED-eigene Ergänzungen
Teil 3: Auszüge aus der Werksrichtlinie für Designer eines bekannten deutschen Unternehmens als ein Beispiel für eine gelungene kompakte hauseigene Designrichtlinie.
Teil 3 soll den Nutzern der FED-Designrichtlinie vor allem zeigen, daß auch heute gute firmeninterne Designunterlagen existieren und als Ergänzung bzw. Untersetzung zu Standardwerken wie IPC-222x nicht an Bedeutung verloren haben.
Beispiele für Ergänzungen, die der FED seiner neuen FED-22-02 in den Teilen 1 bzw. 2 hinzugefügt hat: Designprozeß - Phasen und Ablauf, Informationen zu Basismaterialien, Grundlagen für Design gegen Verwindung/Verwölbung, Grundsätze zu Microvias, Designregeln für Microvia-Konstruktionen, Übersicht zu grundlegenden Begriffen, Lötstoppmasken, Nomenklatur für Herstellerdaten.
Im Teil 3 findet man ausführlich CAD/CAM-Spezifikationen mit Kommentaren, die durch den Designer beachtet werden sollten. Sie werden ergänzt durch eine Reihe Konstruktionsbeispiele für Multilayerbaugruppen. Hinweise zur Erstellung von Pflichtenheften für Multilayer-Leiterplatten runden dieses zusätzliche Informationsangebot ab.
Bereitstellung
Der Terminplan der FED-Geschäftsstelle sieht vor, bis Ende Dezember 1999 die Arbeiten an FED-22-02 abzuschließen, so daß mit dem Vertrieb des nun ca. 400 Seiten umfassenden Dokumentes im Januar 2000 begonnen werden kann. In der Papiervariante im Ringordner werden die drei Teile einzeln als auch im Komplex angeboten. Der Interessent kann sich also bei der Bestellung entscheiden, welchen Teil er haben möchte. Entsprechende Bestellblätter sowie das Inhaltsverzeichnis der FED-22-02 werden ab Januar in den Internetseiten des FED zu finden sein (www.fed.de ). Informationsblätter zur neuen FED-22-02 können in der Geschäftsstelle abgefordert werden. Der Ringordner wurde übrigens beibehalten, da noch im Jahr 2000 Ergänzungsblätter zur neuen Ausgabe in Vorbereitung sind.
Es ist auch geplant, ab Februar 2000 die Designrichtlinie in CD-Form anzubieten. Ob es in dieser Variante auch zweckmäßig ist, die Teile getrennt auf einzelnen CD anzubieten, muß erst noch entschieden werden. Rationalisierungsgründe werden bei dieser Entscheidung zu beachten sein.
nach oben 