n zu Normen, Fachartikeln, Konferenzbeiträgen, Büchern, Konferenzbänden u.a., teilweise mit untersetzenden inhaltlichen Angaben. Berührt werden thermale Probleme in Bauelementen (z.B. BGA), auf Leiterplatten, in Baugruppen und Geräten. Die Übersicht ist als FED-22-08 in der FED-Geschäftsstelle beziehbar (Preis: FED-Mitglieder DM 20,00; Nichtmitglieder DM 30,00).
Bestes FED-Konferenzmanuskript von Gustl Keller
Während der 7. FED-Konferenz im September 1999 in Erfurt wurden die Konferenzteilnehmer erstmalig gebeten, das nach ihrer Ansicht beste Manuskript des Konferenzbandes auszuwählen. Die Auswahl fiel aufgrund der vielen anspruchsvollen Manuskripte naturgemäß schwer. Sieger wurde Gustl Keller (gktec) mit seinem umfangreichen Workshop-Manuskript zum Thema "BGA, CSP, Flip Chip und COB: Ein Vergleich mit Hinweisen zur Implementierung". Das Manuskript gibt anhand von Text und zahlreichen Abbildungen bzw. Tabellen eine sehr gute "runde" Übersicht über moderne IC-Bauformen, Designanforderungen, die dazugehörige Leiterplattentechnik einschließlich HDI-Aufbauten, Montagetechniken und -anforderungen sowie diesbezügliche Normen und Richtlinien. Das Manuskript mit der Nummer FED-23-01 (27 Seiten A4) kann zum Selbstkostenpreis (DM 20,00 FED-Mitglieder, DM 30,00 Nichtmitglieder) in der FED-Geschäftsstelle bezogen werden.
Nutzen Sie das FED-Forum im Internet?
Es hat sich bei vielen FED-Mitgliedern bereits herumgesprochen, dass das FED-Forum (fed-forum@fed.de ) im Internet eine gute Hilfe sein kann, wenn man dringend ad hoc bestimmte Informationen braucht oder Hinweise, wie man zu den Informationen kommt. Mitte Oktober beispielsweise wurde dort nach den optimalen Pad-Größen für ein SSOP-20 Package gefragt.
Ganz nebenbei erhielt man beim Verfolgen der Anfrage und der Antworten im Forum folgende Informationen:
· Im Philips-Datenbuch IC 26 "Integrated Circuit Packages" (Stand 1998) kann man eine ganze Menge Informationen
Einen Preis für Fleiß! Mitglieder-Werbeaktion des FED
"Jetzt Mitglieder werben - holen Sie sich Ihre Prämie" - das ist die Losung der im September begonnenen großen Werbeaktion für neue FED-Mitglieder. Der Verbandsvorstand hat erstmals eine solche Werbekampagne gestartet. Interessante und wertvolle Preise warten auf die erfolgreichen Werber: Elektronische Deutsch-Englische Wörterbücher (erweiterbar auf Französisch), Stereo-Design-Kompaktanlage, Hagenuk-Dect-Home-Handy, Diamond MP 3-Player und manches andere. Beteiligen können sich alle - FED- und Nicht-FED-Mitglieder. Die konkreten Teilnahmebedingungen finden Interessenten in dem speziell dafür entworfenen Werbeflyer.
Der Startschuß für die Aktion fiel während der 7. FED-Konferenz in Erfurt. Mit der Aussendung des Werbeflyers als Beilage zur Verbandszeitschrift PLUS im Oktober 1999 hatte sie ihren ersten Höhepunkt. Wer diesen Flyer (noch) nicht erhalten, aber Interesse hat, kann ihn der der FED-Geschäftstelle abfordern (Tel. 030/8349059, Fax 030/8341831, e-mail info@fed.de ).
Warum die Werbekampagne? Eigentlich könnte der FED-Vorstand bereits damit zufrieden sein, dass er monatlich fünf bis sieben neue Mitglieder begrüßen kann. Dennoch könnten manche wichtigen fachlichen und auch wirtschaftspolitischen Projekte schneller durchgeführt werden, wenn die aus Mitgliederbeiträgen zur Verfügung stehenden Mittel noch größer wären. Der Nutzen läge für alle auf der Hand. Wenn Sie es noch nicht sind - werden Sie FED-Mitglied, oder werben Sie eines!
FED-Gemeinschaftsstand auf SMT 2000
Der Fachverband Elektronik-Design e.V. wird im kommenden Jahr wieder mit einem Gemeinschaftsstand auf der SMT/ES&S/Hybrid 2000 in Nürnberg präsent sein. Das wünschte sich eine Reihe von FED-Mitgliedern im Ergebnis einer Umfrage im September. Der FED organisierte für seine Mitglieder 1999 erstmals einen Gemeinschaftsstand auf der internationalen Fachmesse in Nürnberg. Neun Unternehmen und die FED-Geschäftsstelle nutzten im Mai diese Gelegenheit zum Ausstellen. Die Teilnahme auf dem Gemeinschaftsstand ist aus mehrfacher Hinsicht interessant: 1. "Newcomer" auf internationalen Messen können preiswert erste Messeerfahrungen sammeln. 2. Die anteiligen Kosten für den Gemeinschaftsstand betragen nur einen kleinen Teil derjenigen Kosten, die das Unternehmen als Alleinaussteller aufbringen müßte. 3. Der Arbeitsaufwand für die Messevorbereitung wird bei den Firmen des Gemeinschaftsstandes dadurch erheblich reduziert, daß die FED-Geschäftsstelle ihnen vieles zentral abnimmt und sie auf Wunsch auch berät.
Für die Messe im nächsten Jahr haben sich bereits wieder einige der diesjährigen Gemeinschaftsstand-Teilnehmer und auch neue Interessenten gemeldet. Alles deutet darauf hin, dass die Fläche des Gemeinschaftsstandes im Jahr 2000 größer als 1999 sein muß. Interessierte FED-Mitglieder, die die Umfrage zur Teilnahme im September verpaßt haben oder noch unschlüssig sind, sollten sich umgehend mit der FED-Geschäftsstelle in Verbindung setzen und beraten lassen. Der eingeplante Messestand kann bis etwa Mitte Dezember noch vergrößert werden.
FED-Weiterbildung geht vorwärts Designer-Grundkurse und Aufbaukurse im Jahr 2000
Vier Grundkurse für Leiterplattendesigner wurden in diesem Jahr vom FED bereits erfolgreich durchgeführt. In den beiden letzten Kursen dieses Jahres (15.-19. November und 15.-19. Dezember) sind nur noch wenige Plätze frei. Wer also am diesem 5. bzw. 6. Kurs teilnehmen will, sollte sich schnellstens anmelden. Übrigens fließen in die CD-ROM, die jedem Grundkurs "zugrunde liegt", laufend neu erarbeitete Materialien ein, so dass die Wissensbasis, die die Teilnehmer im Kurs selber kennenlernen und die sie anschließend mit nach Hause nehmen, von Kurs zu Kurs gewachsen ist.
Planung 2000 für Grundkurse
Mit der Bayerischen Verwaltungsschule in Neustadt/Aisch (bei Nürnberg) wurden bereits die Grundkurstermine für das gesamte nächste Jahr abgestimmt. Für die erste Hälfte des Jahres 2000 sind folgende drei Termine vorgesehen:
7. Kurs: 31. Januar bis 4. Februar 2000, 8. Kurs: 21. Februar bis 25. Februar 2000, 9. Kurs: 10. April bis 14. April 2000.
Für die 2. Hälfte des neuen Jahres sind weitere 3 Termine geplant.
Planung für Aufbaukurse
Gestartet wird auch der bereits vorangekündigte Aufbaukurs I. Als Termin für Kurs 1 ist vorgesehen:
15. bis 17.de zember 1999.
Er erstreckt sich über drei Tage und findet ebenfalls in der Bayerischen Verwaltungsschule in Neustadt/Aisch statt. Den Wünschen der bisherigen Grundkursteilnehmer entsprechend umfaßt Aufbaukurs I u.a. folgende Schwerpunkte:
Weiterführung der Designstrategien. Aufbau von Bauteilebibliotheken, deren Einflüsse auf die Baugruppenfertigung, Rückkopplung auf das Design, die Einbindung in den Gesamtprozess der Entwicklung sowie die Integration in die übrigen Firmenstrukturen und Hierarchien.
Eine nähere Beschreibung von Aufbaukurs I wird in nächster Zeit zusammen mit den Einladungen an die bisherigen Grundkursteilnehmer veröffentlicht. Auch für Aufbaukurs I wurden bereits zwei Termine in der 1. Hälfte des neuen Jahres festgelegt:
2. Kurs: 3. bis 5. April 2000 3. Kurs: 22. bis 24. Mai 2000.
Im 2. Halbjahr sind weitere Termine geplant. Dann soll auch Aufbaukurs II beginnen. Er wird ebenfalls 3 Tage dauern und umfasst Themen wie Richtlinien zu CAM, hochkomplexe Mehrlagenschaltungen, High-Speed-Design usw.
Weitere Informationen gibt die FED-Geschäftsstelle oder Kursleiter Gerhard Gröner (D-91413 Neustadt/A., Parkstraße 15, Tel. 09161/875541, Fax 09161/875542, e-mail G.Groener.nea@t-online.de ).
(Ganztags-Tutorial am 16.9.1999 während der 7. FED-Konferenz)
Der Umstieg von den jahrzehntelang eingesetzten Standard-Zinn-Blei-Loten auf neue, weniger verbreitete bleifreie Verbindungen wirft eine Reihe wirtschaftlicher, technischer und technologischer Fragen auf. Diese reichen von der Zulieferindustrie (Bauelemente, Laminate, Maschinen, Hilfsstoffe usw.) über das Design bis zur Herstellung von Baugruppen bzw. Geräten.
Deshalb fand am 16. September 1999 in Erfurt anläßlich der 7. FED-Konferenz ein Ganztags-Tutorial zum Thema "Bleifreie Verbindungstechnik" statt. Ziel des Tutorials war es, den Teilnehmern Einblick in die Gesamtproblematik des Übergangs auf bleifreie Lote bzw. auf Alternativlösungen zu geben. Die Vorträge berühren die Gesetzessituation, den Stand von Wissenschaft und Technik auf diesem Gebiet sowie Lösungsansätze in der Praxis. Der Veranstaltungsband mit seinen 11 Manuskripten gibt dem Leser somit eine Vielzahl von Hinweisen fachlicher Art zu allen betroffenen Technikgbieten und zu Kontaktmöglichkeiten mit Experten auf unterschiedlichen Wissensgebieten.
Inhalt Hermann Oppermann Technologische Gründe (IZM) für den Einsatz von Zinn-Blei-Loten Jutta Müller (IZM) Warum bleifrei - Hansjörg Griese Umweltschutz und (IZM) gesetzliche Zwänge sowie Sonja Wege (TUM) wirtschaftliche Erwägungen Walter Huck Auswirkungen Pb-freier (Murata) Löttechniken auf Konstruktion und Verfügbarkeit passiver Bauelemente Heinz Bonck (hmp) Pb-freies Oberflächenfinishing Michael Läntzsch Pb-freie Lote für das Reflow- und Wellenlöten (Litton Kester) Sonja Wege (TUM) Prozeßverhalten und Zuverlässigkeit höherschmelzender Pb-freier Lote Mathias Nowottnick Pb-freie Alternativen (IZM) beim Reflow- und Badlöten. Anlagentechnik, Prozeßführung und Prozeßorganisation Erik Jung (IZM) Pb-freie Lote in der Joachim Kloeser Mikrosystemtechnik (IZM) Hermann Oppermann Au/Sn-Lote in der (IZM) Mikrosystemtechnik Elisabeth Reese Alternative (Heraeus) Verbindungsmaterialien Achim Battermann Neue Leitklebstoffe für Anwendungen in der Mikroelektronik (Panacol Elosol)
Umfang: 230 Seiten A4 Preis: DM 100,- FED-Mitglieder; DM 160,- Nichtmitglieder (inkl. MwSt. und Versandkosten) Bezug über die FED-Geschäftsstelle
Interessenten können den Vortragsband der erfolgreichen diesjährigen FED-Konferenz (16.-18. September 1999, Erfurt, Kaisersaal) in der FED-Geschäftsstelle erwerben. Die Veranstaltung stand unter dem Motto "Gemeinsam effektiver zu hochqualitativen Baugruppen" und wurde von insgesamt 290 Personen besucht. Der Konferenzband beinhaltet die Manuskripte von 19 Vorträgen und 6 Workshops zu den drei Konferenzblöcken Design, Leiterplatten, Baugruppen. Workshops und Vorträge enthalten aktuelle Informationen, die sowohl für die unmittelbare Nutzung in der Praxis als auch für die zukünftige fachliche Ausrichtung in Unternehmen von Bedeutung sind. Viele der Informationen wurden auf der Konferenz erstmals der Öffentlichkeit vorgestellt. Beispielsweise wird ausführlich das Neueste zur internationalen Entwicklung bei SMD-Anschlußflächen vorgestellt.
Workshops Gerhard Einführung in den FED-Designer-Grundkurs Gröner Hartmut Einführung in das IPC-Normenwerk Poschmann Ulrich Entwicklung eines CD-Abspielgerätes Prottung (Stand der Mechatronik) Michael Erste Erfahrungen mit bleifreien Kaiser Fertigungstechnologien bei Siemens Gustl BGA, CSP, Flip Chip und COB - ein Keller Vergleich mit Hinweisen zur Implementierung Joachim Das IPC-A-610 Zertifizierungsprogramm in Schütt deutscher Sprache - ein Beitrag zur Werner Verbesserung der Stampach Kunden-Lieferantenbeziehungen
Vorträge Gerhard Die Zukunft der Leiterplattendesigner Gröner ist die Brücke zwischen Entwicklung und Fertigung Hermann W. Neue Wege der Bauteiledistribution - Reiter Wandel zur Partnerschaft Baugruppenproduzenten-Distribution Rainer Mikrovia-Technologie für Leiterplatten Pludra in der Praxis Michael Effektives Datenmanagement in der Friedländer Elektronikentwicklung Jürgen v. d. Driesch Heiko Fabrikplanung und Produktionslogistik Scheffczyk, als Mittel zur Rationalisierung von Reiner Leiterplatten- und Baugruppenfertigung Vollmer Werner Studie über neue Datenformate für Rothfuß, Leiterplatten- und Baugruppenfertigung Hans-Josef (EDIF, Gerber, GenCam, ODB++) Müller Jürgen HDI-Einstieg ohne Investitionen? Willuweit Multilayerherstellung ohne Pressen Lothar Klein STEP A210 - Electronic Assembly, Interconnect, Packaging Design Claus Potential von Festrüstungsstrategien in Böhnlein der SMD-Bestückung Hansjörg Bleifreie Lote vor dem Durchbruch? Griese, Jutta Müller Johannes Grundkonzepte des thermischen Designs Adam einer Leiterplatte Stefan Öing Eine EMV-Checkliste für den Leiterplattenentwurf Gundolf Der aktuelle Stand SMD-Landeflächen in Reichelt der IEC-Normung, Übersicht und Bewertung Andreas Technologie für die Leiterplatte der Wolter nächsten Generation Walter Tastl Chemisch Zinn: Die Bestück-, Löt- und Einpreßoberfläche der Zukunft David H. Stromlos Zinn, eine höchst Ormerod leistungsfähige, lötbare Oberfläche für Fine Pitch-Leiterplatten Sabine Bearbeiten von Starr-Flex-Leiterplatten Kellermann durch Laserstrahlung Hans Bell Fehlerquellen des Reflowprozesses und ihre Behebung Thomas Rework-Strategien für komplexe Ahrens SMT-Baugruppen
Umfang: 203 Seiten A4 Preis: DM 100,- FED-Mitglieder; DM 160,- Nichtmitglieder (inkl. MwSt. und Versandkosten) Bezug über die FED-Geschäftsstelle
Thermalprobleme gewinnen mit wachsender Miniaturisierung an Bedeutung. In der Fachliteratur ist dieses Spezialgebiet von Elektronikdesign und -konstruktion jedoch nur sporadisch vertreten. Die FED-Geschäftsstelle hat deshalb als Erleichterung für die Suche nach Fachhinweisen eine Recherche in deutschen und englischsprachigen Quellen unterschiedlicher Art von 1996-99 durchgeführt. Auf sieben Seiten A4 findet der Nutzer einen kleinen Fundus an Literaturhinweisen zu Normen, Fachartikeln, Konferenzbeiträgen, Büchern, Konferenzbänden u.a., teilweise mit untersetzenden inhaltlichen Angaben. Berührt werden thermale Probleme in Bauelementen (z.B. BGA), auf Leiterplatten, in Baugruppen und Geräten. Die Übersicht ist als FED-22-08 in der FED-Geschäftsstelle beziehbar (Preis: FED-Mitglieder DM 20,00; Nichtmitglieder DM 30,00).
Bestes FED-Konferenzmanuskript von Gustl Keller
Während der 7. FED-Konferenz im September 1999 in Erfurt wurden die Konferenzteilnehmer erstmalig gebeten, das nach ihrer Ansicht beste Manuskript des Konferenzbandes auszuwählen. Die Auswahl fiel aufgrund der vielen anspruchsvollen Manuskripte naturgemäß schwer. Sieger wurde Gustl Keller (gktec) mit seinem umfangreichen Workshop-Manuskript zum Thema "BGA, CSP, Flip Chip und COB: Ein Vergleich mit Hinweisen zur Implementierung". Das Manuskript gibt anhand von Text und zahlreichen Abbildungen bzw. Tabellen eine sehr gute "runde" Übersicht über moderne IC-Bauformen, Designanforderungen, die dazugehörige Leiterplattentechnik einschließlich HDI-Aufbauten, Montagetechniken und -anforderungen sowie diesbezügliche Normen und Richtlinien. Das Manuskript mit der Nummer FED-23-01 (27 Seiten A4) kann zum Selbstkostenpreis (DM 20,00 FED-Mitglieder, DM 30,00 Nichtmitglieder) in der FED-Geschäftsstelle bezogen werden.
Nutzen Sie das FED-Forum im Internet?
Es hat sich bei vielen FED-Mitgliedern bereits herumgesprochen, dass das FED-Forum (fed-forum@fed.de ) im Internet eine gute Hilfe sein kann, wenn man dringend ad hoc bestimmte Informationen braucht oder Hinweise, wie man zu den Informationen kommt. Mitte Oktober beispielsweise wurde dort nach den optimalen Pad-Größen für ein SSOP-20 Package gefragt.
Ganz nebenbei erhielt man beim Verfolgen der Anfrage und der Antworten im Forum folgende Informationen:
· Im Philips-Datenbuch IC 26 "Integrated Circuit Packages" (Stand 1998) kann man eine ganze Menge Informationen zu den Anschlußflächen progressiver Halbleiterbauelemente finden, die anderswo nicht so zu haben sind.
· Auch die Webseiten von Philips enthalten viele brauchbare Informationen, die teilweise mit dem o.g. Handbuch identisch sind.
- www-eu2.semiconductors.com /products/allother.html [3] = für große Mengen anderer technischer Informationen
Da kann man sich bei Philips nur bedanken und es den meisten anderen Herstellern zur Nachahmung empfehlen.
IPC-Designer-Zertifizierung in Europa
Die in den USA bereits in Fahrt befindliche Zertifizierung der Designer nach den Regeln des amerikanischen Fachverbandes IPC wird erstmalig auch in Europa angeboten. Im Dezember 1999 soll bei PIEK in den Niederlanden der erste europäische Kurs (Dauer drei Tage) stattfinden. Er wird in Anwesenheit von Dieter Bergmann (IPC Designers Council) durchgeführt. Designer, die die Prüfung auf einem bestimmten Wissensniveau bestanden haben, sind berechtigt, offiziell die Abkürzung C.I.D. (Certified Interconnect Designer) zu führen. Die Zertifizierung findet auf Basis der Designnormen IPC-2221 und IPC-2222 statt. Laut Mitteilung des IPC haben sich in den USA bis zum Sommer dieses Jahres bereits mehr als 500 Designer erfolgreich dieser Prüfung unterzogen. Weitere Informationen erhalten Interessenten von der FED-Geschäftsstelle.
IPC-Normen für Feuchteempfindlichkeit der Bauelemente
In der FED-Geschäftsstelle gingen in den vergangenen Wochen verstärkt Anfragen nach Dokumenten ein, die sich mit der Feuchteempfindlichkeit der verschiedenen Bauelementearten auseinandersetzen. Aus diesem Grunde soll hier eine kurze Übersicht über die wichtigsten Normen zu diesem Thema gegeben werden, die vom amerikanischen Fachverband IPC im April 1999 herausgegeben wurden. Die Bezeichnungen IPC/JEDEC J-STD-... weisen darauf hin, dass diese Normen mit der Bauelementeindustrie (JEDEC) abgestimmt sin
nach oben 