Mehr als 125 Designer im FED haben sich an der im Juli 1999 begonnenen und Mitte August abgeschlossenen Befragung beteiligt. Für diese hohe Rate möchte sich die Geschäftsstelle bei allen Aktiven herzlich bedanken. Die ausgefüllten Fragebögen wurden inzwischen ausgewertet. Zur FED-Konferenz im September sind bereits erste konkrete Ergebnisse der Befragung in einem Vortrag veröffentlicht worden. Der Extrakt der Befragung wird in gestraffter Form allen Beantwortern des Fragebogens kostenlos zur persönlichen Auswertung zur Verfügung gestellt. Ende Oktober soll auch der Gesamtbericht zum umfangreichen Fragenfeld vorliegen. Interessenten können sich ein inhaltliches Bild der Befragung anhand des Fragebogens verschaffen, der im Internet unter www.fed.de einsehbar ist. Mit der Fachpresse wird verhandelt, die Designerbefragung in einer zweiten Etappe in erweitertem Stil auf alle drei deutschsprachigen Länder auszudehnen. Eine Auswertung der Designerbefragung im FED wird auch Gegenstand eines ausführlichen Artikels in einer der folgenden Ausgaben der PLUS sein.
Ringmappen für IPC-Normen
Die FED-Geschäftsstelle wird gelegentlich gefragt, wo man in Deutschland Ringmappen beziehen kann, die für das geordnete Aufbewahren von IPC-Normen geeignet sind. Solche Ringbücher mit 3-Combi-Mechanik passend für US-Papierformat (A4) sind über folgende Adressen beziehbar:
· Büro Special GmbH, Alte Münchner Str. 55c, 85774 Unterföhring, Tel. 089/9581541, Fax 089/9581445
· Präsentation Plus GmbH, Alt Biesdorf 64, 12683 Berlin, Tel. 030/5143097, Fax 030/5143096
In der FED-Geschäftsstelle liegen die entsprechenden Prospekte vor. Der Preis pro Ringordner liegt bei ca. 10 DM zzgl. MwSt und Versandkosten im 10er-Pack. Interessenten für einzelne Mappen können sich an die FED-Geschäftsstelle wenden.
Mit dieser Interessentenzahl hat der FED eine neue persönliche Bestmarke erreicht. Die Blumenstadt zeigte sich gegenüber den vielen Besuchern der Elektronik-Design ´99 und Baugruppenfertigung ´99 am 16., 17. und 18 September von ihrer besten Seite: herrliches Spätsommerwetter, das gediegene Ambiente des Kaisersaals, ein schöner historischer Stadtkern, ein "flutschendes" interessantes Veranstaltungsprogramm. Die Veranstaltungsbesucher dankten es mit guter Stimmung. Allein 150 Teilnehmer verzeichnete der Seminar- und Tutorialtag am 16. September. Das neue Seminar zu impedanzkontrollierten Multilayern war ausgebucht. Interessenten mußten auf einen Wiederholtermin vertröstet werden. Das Ganztagstutorial "Bleifreie Verbindungstechnik" war mit mehr als 70 Teilnehmer ebenfalls belegt. Die FED-Geschäftsstelle gibt allen jenen, die die Konferenz nicht besuchen konnten, die Möglichkeit, die Unterlagen zu bestellen: den Tutorialband zum Thema "Bleifrei" mit den Manuskripten der 11 Vorträge (ca. 240 Seiten), der alle Einflußsphären vom Bauelement über Design, Leiterplatten- und Baugruppenfertigung beleuchtet, ebenso wie den Konforenzband (250 Seiten).
Neuer erweiterter FED-Vorstand gewählt
Während der obligatorischen Mitgliederversammlung am 17. September wurde entsprechend der Verbendsstrategie ein neuer, jetzt sieben Personen umfassender Verbandsvorstand gewählt. Lutz Treutler erhielt als Vorsitzender des Vorstandes erneut das Vertrauen. Die weiteren Vorstandsmitglieder sind: Hanno Platz (GED) als Schatzmeister, Gerhard Gröner als Leiter des Geschäftsbereiches Design, Helmut Kramer (HK-Elektronik) als Leiter des Geschäftsbereiches Leiterplatten, Dr. Werner Witte (Dräger Protech) als Leiter des Geschäftsbereiches Baugruppen (gleichzeitig zum stellvertretenden Vorsitzenden gewählt), Klaus Dingler (Telefunken Sendertechnik) als 1. Beisitzer und Dieter Neukirchen als 2. Beisitzer. Der neue Vorstand soll sichern, daß die Weiterentwicklung des FED in allen drei Fachbereichen und in der Regionalgruppenarbeit zügig weiter vorangeht.
IPC/JPCA-4104: Specification for High Density Interconnect (HDI) and Microvia Materials
Die im Mai 1999 herausgegebene Norn enthält auf 100 Seiten A4 Empfehlungen für leitende und dielektrische Materialien für die Fertigung von HDI-Leiterplatten einschließlich Mikrovias. Die Norm ist eine Gemeinschaftsarbeit des amerikanischen Fachverbandes IPC mit dem japanischen Fachverband JPCA. Auf 23 Spezifikationstafeln sind Anforderungen an die Qualifikation und Leistungsfähigkeit von Materialien (darunter photostrukturierbare dielektrische Trocken- und Flüssigresiste, Epoxydharze, beschichtete Folien) beschrieben. Außerdem werden sechs neue Testmethoden für den Test von HDI- und Microvia-Materialien vorgestellt. Preis der Papierausgabe: IPC-Mitglieder: USD 40, FED-Mitglieder USD 60, Nichtmitglieder USD 80. Gegen Aufpreis ist eine elektronische Variante beziehbar. Bestellung über die FED-Geschäftsstelle.
IPC-6016: Qualification and Performance Specification for High Density Interconnect (HDI) Layers or Boards
In der Norm von Mai 1999 (59 Seiten A4) werden die spezifischen elektrischen, mechanischen und Umweltanforderungen für organische HDI-Leiterplatten mit Mikrovias festgelegt. Die Akzeptanzkriterien für die HDI-Lagen sind in Spezifikationstafeln enthalten, denen typische Applikationen der Endanwender zugrundegelegt wurden. IPC-6016 ist zusammen mit IPC-6011 anzuwenden. Preis der Papierausgabe: IPC-Mitglieder USD 30. FED-Mitglieder USD 45, Nichtmitglieder USD 60. Die Preise der elektronischen Ausgabe sind in der FED-Geschäftstelle zu erfragen.
IPC/JPCA-6202: Performance Guide Manual for Single and Double-Sided Flexible Printed Wiring Boards
Die 108 Seiten umfassende Norm wurde im Frühjahr 1999 gemeinsam von IPC und dem japanischen Fachverband JPCA herausgegeben. Sie behandelt Anforderungen und Konstruktionsmerkmale für ein- als auch doppelseitige flexible Leiterplatten. Das Dokument enthält mehr als 20 Abbildungen mit Annahme/Zurückweisungskriterien. In einer Anlage zur Norm sind Handlingshinweise für flexible Leiterplatten enthalten. Bestandteil der Norm sind auch alle sieben japanische Normen (JIS) mit Testmethoden. Preis der Papierausgabe: IPC-Mitglieder USD 40. FED-Mitglieder USD 60, Nichtmitglieder USD 80. Die Preise der elektronischen Ausgabe sind in der FED-Geschäftstelle zu erfragen.
Dieses gründlich überarbeitete Handbuch ist vor allem für die Qualitätssicherung beim Leiterplattenhersteller und beim Abnehmer bestimmt. Es ist gegenwärtig das aktuellste Material auf diesem Sektor. Das im März 1999 herausgegebene, 52 Seiten A4 umfassende Handbuch enthält ein weites Spektrum fotografischer Abbildungen, die einige Hundert Merkmale und Anomalien bei Leiterplatten optisch farbig darstellen. Darunter befinden sich viele, auf die während der Leiterplatteninspektion bzw. der Prozeßkontrolle besonders geachtet werden muß. Das Handbuch ist in 14 Kapitel unterteilt, die u.a. folgende Schwerpunkte berühren: Lötstopmaske, durchkontaktierte Löcher, Merkmale von Leiterzügen, Oberflächengalvanisierung. Der Anwender des Handbuches erhält Hinweise für die Kriterien zur Abnahme/Ablehnung eines Produktes. Preis der Papierausgabe: IPC-mitglieder USD 30, FED-Mitglieder USD 45, Nichtmitglieder USD 60.
Neue Normen für Schüttgut-Zuführungen in der Bestückung
Wie in der Augustausgabe der IPC Review berichtet wird, hat ein im Mai 1999 in Chicago stattgefundenes Firmentreffen möglicherweise eine neue Ära in der Bestückungsbranche eingeleitet. An dem Treffen nahmen Unternehmen aus verschiedenen Elektronikbereichen teil: Bauelementelieferanten, Maschinen- und Baugruppenproduzenten, darunter so namhafte Firmen wie Motorola, Solectron, Sanyo, Murata, Taiyo Yuden, Kemet Electronics, Visteon Automotive Systems, KOA Speer Electronics. Auch der amerikanische Fachverband IPC war vertreten. Beratungsegenstand: Die Situation bei Bauelementezuführungen im Bestückungsprozeß.
Die Situation wird nach Meinung der Teilnehmer dadurch gekennzeichnet, daß Schüttgutzuführungen für Bauelemente inzwischen mehr als Gurte bzw. Rollen eingesetzt werden. Schüttgutzuführungen vereinfachen nicht nur die räumliche Lagerhaltung (weniger Platzbedarf als Bänder bzw. Rollen), sondern sind auch sauberer zu realisieren und zu warten (keine Abfälle im Bestückungsprozeß). Sie ermöglichen außerdem längere unterbrechungsfreie Bestückungszyklen bei Bauelementetypen, die in großen Stückzahlen verarbeitet werden müssen. Dennoch stehen dem massiven Einsatz noch verschiedenen Mängel entgegen, so bei Widerstandschips. Aber auch Ausrüstungsunterschiede der einzelnen Herstellern bringen zusätzliche Probleme. Gegenstand des Treffens war es, die Wege (Maßnahmen) aufzuzeigen, die die Lieferanten von Ausrüstungen und Bauelementen ergreifen müssen, um die Bremssteine für den verstärkten Einsatz von Schüttgut aus dem Weg zu räumen. Motorola schlug den Bauelementeherstellern z.B. vor, die Bauelementechips dicker zu machen. Solectron apellierte an die Feeder-Produzenten, sich mehr mit der Bauelementeindustrie abzustimmen.
Während der Zusammenkunft wurde bekannt, daß die Electronics Industries Alliance (EIA) plant, separate Spezifikationen für Gurt- und Schüttgutzuführungen zu erarbeiten. Die EIA-Norm 198-3 enthält zwar die Toleranzen für Chipkondensatoren, jedoch wurde diskutiert, diese Norm nur für Gurt-Bauelemente gelten zu lassen. Für die Körpertoleranzen für Schüttgutzuführungen sollen dagegen andere Werte festgelegt werden. Einen solchen Vorschlag unterbreitete IBM (Tabelle):
Vorgeschlagene Toleranzen für den Bauelementekörper für Schüttgutzuführungen (in mm)
BE-Typ Länge Breite Dicke
CC0402 1,0 ± 0,05 0,54 ± 0,05 0,5 ± 0,05
CC0603 1,6 ± 0,07 0,8 ± 0,07 0,8 ± 0,07
CC0805 2,0 ± 0,1 1,25 ± 0,1 0,6 ± 0,1 1,25 ± 0,1
Weiterhin wurde empfohlen, auch für die Verpackung der Bauelemente eine Empfehlung zu erarbeiten, vor allem, um noch besser Beschädigungen der Bauelemente zu vermeiden. Eine weitere gestellte Frage - aber noch nicht beantwortet - lautete, wie es erreicht werden kann, daß Chipwiderstände und -kondensatoren in derselben Feeder-Art verarbeitet werden können. Sanyo will Zuführungen für Chipwiderstände im September 1999 verfügbar machen. Das Unternehmen empfiehlt über 1,5 Mio. Zyklen bei Chipkondensatoren ohne Beschädigung derselben.
Im Ergebnis der Zusammenkunft wurden mehrere Arbeitsgruppen gebildet, die sich in den nächsten Monaten mit den einzelnen Problemkreisen näher befassen werden. Schwerpunkte: Widerstandsorientierung, Vibration, Bauelementeabmessungen, Bauelementebeschädigungen, Testnorm. Interessenten für diese Problematik können weitere Informationen von David Bergmann (IPC Office, Tel. 001/847/790-5340) erhalten.
Die ewige Streitfrage: Strombelastbarkeit von Leiterzügen
Die Problematik "Strombelastbarkeit von Leiterzügen auf und in Leiterplatten" ist ein Dauerbrenner. In der IPC-Review Juni 1999 ist auf den Seiten 14-16 ein Beitrag veröffentlicht, der sich wieder mit dieser Problematik befaßt. Dort wird über Messungen berichtet, die ein Mitarbeiter von Lockheed Martin Astronautics durchführte. Ziel der Messungen war es, die in der neuen IPC-Designrichtlinie IPC-2221 (Ausgabe 1998) dargestellten Strom-Temperatur-Leiterzugsquerschnitt-Diagramme auf ihre Aktualität zu überprüfen. Im Ergebnis der Untersuchungen wird die Frage gestellt, ob die in IPC-2221 gemachten Angaben zu den Leiterzügen nicht um 10% unterdimensioniert sind. Im Artikel wird ein Vergleich der neuen Untersuchungsergebnisse mit den Kurvenscharen der Norm vorgenommen. Die Ermittlungsmethoden für beide Wertefamilien sind ausführlich erläutert. FED-Mitglieder können eine Kopie des Artikels in der Geschäftsstelle anfordern.
Leitung des Grundkurses: Gerhard Gröner, FED-Beirat für Aus- und Weiterbildung. Ihm steht ein Referententeam aus erfahrenen Fachleuten zur Verfügung. Einsatz einer neuartigen multimedialen Schulungs-CD mit Auszügen aus vielen aktuellen Designunterlagen und Normen.
Zielgruppe: Der Grundkurs richtet sich vor allem an schon im Beruf befindliche Leiterplattendesigner.
Weitere Informatiomen zu Inhalt und Ablauf sowie Referenzen :
Besserer Service: IPC-Dokumentenliste auf FED-Internetseiten
Seit August dieses Jahres ist die FED-Preisliste für IPC-Dokumente unter www.fed.de (IPC-Komplettservice) auch auf den Internetseiten des FED zu finden. Damit möchte der FED allen Kunden und Interessenten die Möglichkeit geben, sich jederzeit und ohne Kontaktierung der FED-Geschäftsstelle grundlegend zum aktuellen Normenangebot zu informieren. Bereits auf der Home Page ist ein direkter Link zur Preisliste vorhanden. Der Besucher findet eine ausführliche Beschreibung des Komplettservice des FED zu IPC-Unterlagen vor. Die Preisliste selbst enthält Angaben über das Normenangebot (nach Normennummern), Preise, abgelöste Dokumente, Herausgabedatum der gültigen und erwerbbaren Dokumente. Somit kann jeder Interessent bei sich in Ruhe seinen eigenen IPC-Normenbestand auf Aktualität überprüfen. Selbstverständlich steht die FED-Geschäftsstelle auch weiterhin für konkrete Anfragen zu IPC-Unterlagen zur Verfügung. Die Preisliste wird in regelmäßigen Zeitabständen aktualisiert. Die nächste Aktualisierung ist in Zusammenhang mit dem Erscheinen des IPC-Kataloges 1999-2000 für Oktober vorgesehen. Der Katalog selbst kann wie bisher in der FED-Geschäftsstelle kostenlos abgefordert werden.
UL-Zertifizierung - ein Buch mit sieben Siegeln?
Die Zertifizierung von Produkten nach den Regeln der amerikanischen Underwriters Laboratories Inc. (UL-Zulassung) hat nach den Erkenntnissen der FED-Geschäftsstelle nichts von ihrer Bedeutung verloren, denn Brandschutz wird nach wie vor in allen möglichen Richtungen "groß geschrieben". Deshalb erhält die FED-Geschäftsstelle in regelmäßigen Abständen aus der Industrie Anfragen, wo und wie man sich allgemein oder speziell über UL-Zulassungen informieren kann. Ein Beispiel für eine solche Anfrage: Wie weit müssen Materialien wie Abdeck- oder Lötstopplacke, die in Elektronikgeräten eingesetzt werden sollen, für die die UL-Zulassung beantragt werden soll, ebenfalls UL-zugelassen sein?
In den FED-Mitteilungen der September-Ausgabe der Zeitschrift PLUS gab die FED-Geschäftsstelle bereits einen Hinweis auf ein neues Fachbuch des VDE-Verlages, welches sich umfassend mit der UL-Problematik beschäftigt. Dort findet man Antworten auf viele grundsätzliche Fragen. Als weitere Hilfe findet der Leser nachfolgend einige Hinweise zu den Internetseiten der UL Labs (www.ul.com /). Dort ist sehr ausführlich und aktuell eine Reihe weiterer Informationen zusammengestellt, die für die Ingenieure sehr nützlich sind. Bei der Durchsicht der Internetseiten ist zu beachten, daß die Elektronik bzw. Zulieferungen für die Elektronik nur einen relativ kleinen Bestandteil im Gesamtgebiet der Brandschutzsicherheit darstellen. Folglich muß man sich unter den zahlreichen Informationen, die auf den UL-Internetseiten vorhanden sind, mit etwas Geduld und Überlegung "durchschlängeln", bis man die notwendigen Informationen gefunden hat. Für konkrete Anfragen sind aber entsprechende e-mail-Briefkästen (Anfrageformulare) eingerichtet, wo man seine Fragen an den Mann (oder an die Frau, wie es sich zeigte) bringen kann. Zusätzlich sind viele Adressen von Niederlassungen der UL Labs angegeben, die weltweit gestreut sind. Auch in Deutschland gibt es zwei solche Filialen, die sich mit konkreten Beratungen und Prüfungen befassen. Die FED-Geschäftsstelle wird sich bemühen, die hiesigen UL-Vertreter für einen umfassenden Einführungs-Fachartikel für die PLUS zu gewinnen, um für Entwickler, Designer, Zulieferanten und Fertiger von Elektronikprodukten mehr Transparenz zu schaffen.
Einige inhaltliche Hinweise zu den UL-Internetseiten:
Gebiet Internetadresse Bemerkungen Adresse allgemein www.ul.com / Umfangreiches Inhaltsverzeichnis des Informationsangebotes UL-Produktübersichten www.ul.com /info/uldirs.html Die Produktübersichten sind tabellarisch aufgelistet mit Preisangaben für den Bezug der Schriften und Erscheinungsdatum Kontakthilfe www.ul.com /contact.html Hinweise zur richtigen Orientierung der Anfrage durch den Interessenten Kundenservice www.ul.com /clientad.html Operative Konsultationsmöglichkeiten bei den angegebenen Adressen (in den USA) mit eingefügtem E-Mail-Formular UL-Niederlassungen www.ul.com /about/location.html Weltweites Adressenverzeichnis für Konsultationen/Prüfungen
Adressen in Deutschland:
International Liason Office Underwriters Laboratories Inc. c/o TÜV Product Service GmbH, Ridlerstr. 31, 80339 München, Tel. 089/50084-315, Fax 089/50084-398
International Liason Office Underwriters Laboratories Inc. c/o VDE Testing and Certification Institute, Merianstr. 28, 63069 Offenbach, Tel. 069/8306-660, Fax 069/8306-581
Am 2. September 1999 traf sich die Regionalgruppe Düsseldorf bei Siemens in Essen. Unter den 21 Teilnehmern waren erfreulich viele neue Mitglieder sowie 8 Gastteilnehmer.
Nach der Begrüßung durch Herrn Börgmann (Siemens) hatten wir Gelegenheit, die Elektronikfertigung zu besichtigen. Hier zeigte sich bereits, daß das Thema "BGA" für diese Sitzung von besonderer Bedeutung war, denn laut Herrn Börgmann liegt der Anteil der BGA-Baugruppen in der Bestückung bereits bei 15 % der Kundenprojekte. Siemens Essen arbeitet als Profitcenter und tritt als Wertschöpfungspartner mit Dienstleistung für Bestückung und Fertigung auf. Mit ca. 100 Mitarbeitern wird auf einer Produktionsfläche von 2.400 qm ein Umsatz von 50 Mio. DM erreicht.
Wie geht man bei Siemens an die Einführung eines Prozesses zur Verarbeitung neuer Bauelemente wie BGAs heran? Zum einen besteht der Zugriff auf die Konzerninformationen aus den Produktionsstätten, auf die per Intranet zugegriffen werden kann. Die Datenbank beinhaltet alle Erfahrungen und Probleme, eingesetzte Maschinen und verwendete Bauteile, Hilfsstoffe und Prozesse. Zum anderen wird der Fertigungsprozess durch eigene Versuche eingeführt, indem man Leiterplatten mit Dummy-Bauelenten bestückt und lötet.
Hanno Platz, Leiter der Regionalgruppe Düsseldorf des FED, stellte für die Gäste kurz den FED, dessen Ziele und Arbeitsweise vor und berichtete über die vorgesehenen strukturellen Veränderungen, die auf der Mitgliederversammlung in Erfurt zur Zustimmung vorgelegt werden sollen.
Dann präsentierte Herr Kesternich abschließend die Design-Richtlinie "Lötstoppmaske", das Ergebnis eines Arbeitskreises in der RG-Düsseldorf. Man ist sich einig darüber, daß aufgrund der schnellen technologischen Weiterentwicklung so ein Papier leben muß, also künftig auch weiter aktualisiert wird. Wichtig dazu ist der Rückfluß von Informationen aus der Produktion, damit Verbesserungswünsche aus der Praxis mit in die Designrichtlinie einfließen können.
Im Folgenden stellte Hanno Platz verschiedene Problematiken zur Diskussion, die das Design und die Verarbeitung von BGA-Bauelementen betreffen. Die Halbleiterhersteller werden in Zukunft Bauteile, wie Prozessoren, Speicher und ASICs oft nur noch in dieser Gehäusetechnologie anbieten. Getrieben durch steigende Anschlußzahlen, höhere Arbeitsfrequenzen, Miniaturisierung und wachsende Verarbeitungsmengen ist die Bauteilform damit vorgegeben. Zu den Vorteilen der BGA/CSP-Gehäusetechnologie gibt es auch Nachteile. Die Anschlüsse liegen unter dem Bauteil und sind damit optisch nicht mehr inspizierbar. Obwohl BGA und CSPs in einem Arbeitsgang mit den SMD Bauteilen verarbeitet werden, handelt es sich um einen neuen Prozeß, der erst eingeführt werden muß.
Auch die Anschluß- und Routingphilosophie sind bei BGA/CSP anders als bei den SMD-Bauformen mit außen liegenden Anschlüssen, so daß sich aus der Gehäusetechnologie auch neue Anforderungen an die Leiterplattentechnik und auch an die Layouttools ergeben. Gerade bei neuen und anspruchsvollen Technologien zeigt sich erst in der Fertigung und Bestückung, ob die Verarbeitungs- und Designvorgaben in der Entwicklung und Konstruktion berücksichtigt wurden. Alle Parameter und Individualitäten lassen sich jedoch im Design nicht berücksichtigen. Die Vielfalt an Maschinen und Materialien ist so groß, daß es keine allgemeingültigen Vorgaben geben kann.
Eine Vielzahl von Fragen stellt sich gerade dem Technologie-Einsteiger, der diese neuen Bauelemte verarbeiten soll:
· Mit welchem Equipment bestücke und löte ich solche Bauteile?
· Welche Auswirkung haben durchgehende Vias unter dem BGA, z.B. beim Lötprozess?
· Wie sollte die Lötstopmaske aussehen? Pads vom Lack freisparen oder überdecken?
· Welche Designrules sind zu beachten, woher bekomme ich Informationen über die Abmessung?
· Was ist bei keramischen BGAs zu beachten, was ist anders als beim Plastikgehäuse?
· Komme ich mit Standard-Leiterplatten aus? Unterstützt mein CAD-System die erforderliche Technologie?
· Welche Pasten und Schablonen sind erforderlich?
· Gibt es Test-Bauteile und Testleiterplatten und wo erhalte ich diese?
· Wie können die Lötstellen unter den Bauelementen überhaupt überprüft werden?
· Welche Geräte und Investitionen sind erforderlich? Ist wirklich ein Röntgengerät notwendig?
· Muß bereits beim Design einer Leiterplatte eine mögliche Reparatur berücksichtigt werden?
· Wie bekomme ich Bauteile überhaupt wieder von der Leiterplatte, und wie aufwendig ist das?
· Wie und wo setzte ich die Testpunkte für ATE-Tests am günstigsten?
Hier sind also dringend Vorgaben und Richtlinien für Design, Leiterplatte, Bestückung und Test erforderlich, um schnell zu einem brauchbaren Ergebnis zu gelangen.
Die geplante Gründung eines Arbeitskreises zur Erstellung einer Designrichtlinie scheiterte in dieser Runde daran, daß vielfach die Meinung vertreten wurde, daß es keine Richtlinie mit allgemeiner Gültigkeit geben werde. Die kurze Aufzählung macht jedoch deutlich, daß man bei der Einführung einer neuen Technologie nicht das Pferd von hinten aufzäumen kann. Der Erfolg liegt in der richtigen, fertigungsgerechten Auslegung des Designs und der Leiterplatte. Erst dann kann eine gute Fertigungsqualität erzielt werden. Dazu müssen die Fertigungsprozesse eingeführt und beherrscht werden. Die nachfolgende Einstellung und Abstimmung zwischen Design und Fertigung führt dann auch schnell zur gewünschten Qualität in der Serienproduktion.
BGA- und CSP-Designrichtlinien sind und bleiben ein wichtiges und aktuelles Thema. Bitte schreiben Sie uns Ihre Meinung dazu!
nach oben 