Detaillierte Auskünfte bitte über die FED-Geschäftsstelle erfragen oder über Internet: Tel. 030/8349059; Fax 030/8341831; e-mail info@fed.de; Internet www.fed.de; Ansprechpartner: Dr. Hartmut Poschmann, Kathrin Fechner
September 25. bis 29.9.2000, FED-Grundkurs "Leiterplatten-Design", Bayrische Verwaltungsschule, Neustadt/Aisch
Oktober 5.10.2000, Sitzung der Regionalgruppe Österreich bei Chip & Byte, Competence Center, Mariapfarr im Lungau (weitere Informationen s. unten) 9. bis 11.10.2000, 1. Aufbaukurs II, Bayrische Verwaltungsschule, Neustadt/Aisch. (Designstrategien, Design höher integrierter und Flex/Starrflex-Leiterplatten, Multilayerbaupläne, CAM) 17.10.2000, Sitzung der Regionalgruppe Berlin bei Taube Electronic, Berlin
November 8. bis 10.11.2000, Aufbaukurs I "Leiterplatten-Design" (CAD-Software, Bibliotheken), Bayrische Verwaltungsschule, Neustadt/Aisch. 20. bis 24.11.2000, FED-Grundkurs "Leiterplatten-Design", Bayrische Verwaltungsschule, Neustadt/Aisch Anmerkung: An den Veranstaltungen der Regionalgruppen können FED- und Nicht-FED-Mitglieder kostenlos teilnehmen.
Erfolgreiche Gespräche IPC-FED in den USA Am 18. Juli dieses Jahres fanden in den USA Gespräche zwischem dem Vorsitzenden des Vorstandes des FED, Lutz Treutler, und der Führung des amerikanischen Fachverbandes IPC statt. Im Mittelpunkt der Gespräche stand die weitere Vertiefung der Zusammenarbeit beider Fachverbände in den nächsten Jahren. Die Schwerpunkte des Interesses des FED sind u.a.:
Ausbau der Publikationstätigkeit und des Vertriebs von IPC-Dokumenten
Verstärkte Bereitstellung deutscher Übersetzungen der wichtigsten IPC-Dokumente
Einführung der Designerzertifizierung.
Entsprechende Verträge sind in Vorbereitung. Vertragsentwürfe wurden bereits übergeben. Von amerikanischer Seite nahmen der neue IPC-Präsident Dennis McGuirk, David Bergmann, Gary Ferrari, Tony Hilvers, John Reilly und John Perry an den Gesprächen teil. Die Repräsentanten des IPC würdigten die aktive Arbeit des FED in Europa. Beide Seiten waren sich einig, dass in den Fachverbänden großes Potential für eine verstärkte Zusammenarbeit vorhanden ist, das es auch zu nutzen gilt. In einer außerordentlichen Sitzung des FED-Vorstandes am 31. Juli wurden die Gesprächsergebnisse bestätigt und erste Beschlüsse für die weiteren Schritte getroffen.
Hilfreiche Unterstützung für Arbeiten zu bleifreien Lösungen Der Vorstand des FED möchte sich bei den Mitarbeitern folgender Unternehmen dafür bedanken, dass sie für das Projekt "Design bleifreier Baugruppen" als Sponsoring kostenlos Testboards angefertigt haben:
Würth Elektronik GmbH & Co. KG, Niedernhall
ILFA Feinstleistertechnik GmbH, Hannover
Straschu Leiterplatten GmbH, Oldenburg.
Vorankündigung: FED-Regionalgruppe Österreich zu Gast bei Chip & Byte Am 5. Oktober 2000 treffen sich die Mitglieder der FED-Regionalgruppe Österreich im neuen Competence Center des Unternehmens Chip & Byte in Mariapfarr im Lungau. Die Veranstaltung beginnt um 13 Uhr und dauert bis ca. 17 Uhr. Natürlich sind auch alle anderen Interessenten aus Österreich, Deutschland und der Schweiz herzlich eingeladen. Die Teilnahme ist kostenlos. Das Electronic Outsourcing Competence Center ist eine Plattform, auf der Partner wie das Fraunhofer IZM, das Zentrum für Verbindungstechnik in der Elektronik (ZVE), die Firmen Ekra, Rehm, Siemens und andere Hersteller die Grundlagen für den Einsatz neuester Technologien wie BGA, Flip Chip, Bonden, MCM bieten. Es wird dort nicht nur das theoretische Wissen vermittelt, sondern auch der praktische Einsatz von der Entwicklung über den Prototypenbau bis hin zur Prozesssicherheit in der Produktion begleitet. Ein Demo- und Applikationscenter, ausgestattet mit dem jeweils modernsten Maschinenpark, ist ebenfalls integriert. Im Programm des Treffens wird zunächst das Schulungs- bzw. Weiterbildungsprogramm des FED vorgestellt. Zu den rege nachgefragten Designer-Grundkursen und dem Aufbaukurs I (CAD-Software, Bibliotheken) kommt im Herbst Aufbaukurs II hinzu (Designstrategien, Design höher integrierter und Flex/Starrflex-Leiterplatten, Multilayerbaupläne, CAM). Für 2001 ist Aufbaukurs III geplant. Neu wird im nächsten Jahr auch die Einführung der Designerzertifizierung nach IPC/FED sein. Die Vorbereitungsarbeiten dazu sind beim FED angelaufen. Alle diese Kurse stellen Neuheitswert in den deutschsprachigen Ländern Europas dar. Interessenten können sich bei Kursleiter Gerhard Gröner persönlich und direkt ausführlich über Inhalte, Vorteile, Kosten und Organisation aller Kurse beraten lassen. Auch zur Designerzertifizierung gibt es erste Informationen. Nach einer Kurzvorstellung des Gastgebers Chip & Byte schließt sich eine Besichtigung des Competence Centers an. Hier haben die Teilnehmer die Möglichkeit, sich mit neuesten Verfahren und Schulungsmöglichkeiten in der Fertigung moderner Baugruppen vertraut zu machen. In einem weiteren Punkt wird FED-Vorstandsmitglied Dieter Neukirchen über die jüngst erarbeiteten Ziele zum weiteren Ausbau des Fachverbandes und seines Dienstleistungsangebotes informieren. Die FED-Geschäftsstelle gibt allen Interessenten gern weitere Informationen über dieses Treffen.
SMT 2001: Wer möchte am FED-Gemeinschaftsstand teilnehmen? Nach der erfolgreichen Präsentation von 13 FED-Mitgliedsfirmen auf der SMT-Messe 2000 in Nürnberg im Juni dieses Jahres stehen nun bereits erste Überlegungen zur Präsentation der FED-Mitglieder auf der SMT 2001 ins Haus. Um rechtzeitig eine ausreichend große und günstig gelegene Ausstellungsfläche beim Messeveranstalter Mesago vorbuchen zu können, ist es notwendig, die Anzahl der Interessenten unter den Verbandsmitgliedern und deren Flächenwünsche zu erkunden. Dabei ist zu berücksichtigen, dass die SMT/ES&S/Hybrid nächstes Jahr bereits vom 24.-26. April 2001 stattfindet, also zwei Monate vor dem diesjährigen Termin. Es ist zu erwarten, dass das Anwachsen der Ausstellerzahl auf der SMT auch 2001 anhält. Alle Interessenten werden gebeten, der FED-Geschäftsstelle ihr Teilnahmeinteresse am Gemeinschaftsstand unverbindlich bis zum 30. September mitzuteilen. Mit der Teilnahme am FED-Gemeinschaftsstand sind nicht nur messbare Kosteneinsparungen gegenüber einem Einzelstand verbunden, sondern auch Erleichterungen in der organisatorischen Abwicklung. Weitere detaillierte Auskünfte zur Messeteilnahme gibt die FED-Geschäftsstelle.
Neue Verordnungsentwürfe für Elektronikschrott und gefährliche Substanzen In einer Erklärung vom 13. Juni 2000 informierte die Europäische Komission über die Fertigstellung des 4. Entwurfes der Elektro(nik)-Schrott-Richtlinie (WEEE) und den Arbeitsentwurf (Draft Proposal) der Verordnung zum Verbot des Einsatzes verschiedener gefährlicher Substanzen in Produkten der Elektrotechnik bzw. Elektronik ab 1. Januar 2008. Die Texte der Erklärung als auch wesentlicher Auszüge der beiden Verordnungsentwürfe liegen in der FED-Geschäftsstelle vor und können an interessierte FED-Mitglieder als Papierkopie zur Verfügung gestellt werden.
IEC mit neuem Normenservice für Unternehmen Das IEC hat seinen Normenservice erweitert. Bekannt ist manchen Normeninteressierten oder -verantwortlichen bereits die Web Site, in der alle in der vorangegangenen Woche erschienenen neuen Normen gelistet werden. Diese ist unter www.iec.ch/mdoc-e.htm zu erreichen. In seiner periodischen Mitteilung "Bit & Bytes" vom Juli 2000 bietet das IEC eine Erweiterung dieses Service an, das Bookmark. Interessenten dafür erhalten nach Vollzug einer Anmeldung per E-Mail zu jedem Montagmorgen die aktuelle Übersicht zugemailt. Das Zuschicken selbst passiert am Sonnabendmorgen. Um diesen Service in Gang zu setzen, ist ein e-mail an listserv@iec.ch zu schicken. In die Mitteilung ist zu schreiben: subscribe newdocs your_firstname your_lastname. Anstelle von your_firstname und your_lastname sind die entsprechenden tatsächlichen Namen einzusetzen. Beispiel: subscribe newdocs John Doe. Weitere Informationen dürfen wegen der automatischen Auswertung nicht enthalten sein. Das e-mail ist unbedingt von der Adresse abzuschicken, an die auch die Normenmitteilungen gesendet werden sollen. Die aufgelisteten Normen sind mit einem korrespondierenden Hyperlink versehen, über den das betreffende Dokument geöffnet werden kann. Natürlich bietet der neue Service noch mehr Möglichkeiten als hier kurz herausgezogen. FED-Mitglieder können die vollständige Information in der Geschäftsstelle abfordern.
Arledge, Kevin; Swirbel, Tom: Microvias in Printed Circuit Design Die beiden Autoren dieser 9-seitigen Fachveröffentlichung vergleichen aus der Sicht des Handy-Herstellers Motorola die Anwendung der Microvia-Technologie in hochdichten Leiterplattenbaugruppen mit konventionellen Lösungen. Dieses passiert auch unter Einbeziehung von feineren Leiterzügen und Leiterzugabständen. Die Effektivität des Einsatzes von Microvias wird anhand einer Berechnungsformel für die erforderliche Lagenanzahl für eine bestimmte Baugruppenlösung eingeschätzt. Eine Tabelle enthält einen Kostenvergleich in USD für 4 ausgesuchte Designs, die in unterschiedlichen Microvia-Technologien (Photo, Laser, Plasma) und Konstruktionsarten gefertigt wurden. Eine weitere Grafik fasst die Kosten- und Funktionalitätsergebnisse zusammen. Da die Kosten allein nicht der entscheidende Faktor bei der Auswahl der Technologie und der Konstruktion sind, wird der Einsatz der Microvias auch für High-Speed-Baugruppen mit kontrollierter Impedanz und Strip-Leitungen beurteilt.
Anbieterübersicht Leiterplatten-CAD-Systeme Eine Marktübersicht mit 32 Anbietern von CAD-Systemen für Leiterplatten ist in der Juli-Ausgabe der Fachzeitschrift "Design & Elektronik" auf den Seiten 48 und 49 enthalten. Es werden Angaben zu Betriebssystemen, Art der Schaltplaneingabe, Bauteilplazierung und Entflechtung, zur maximalen Lagenzahl sowie zu Preisen gemacht. Angegeben sind die Adressen der Anbieter sowie dortigen Ansprechpartner. FED-Mitglieder können die Übersicht von der FED-Geschäftsstelle erhalten.
Marktübersicht zu Bestückungssystemen In der Juni-Ausgabe der deutschen Fachzeitschrift Surface Mount Technology (SMT) ist eine umfangreiche Marktübersicht zu Bestückungssystemen enthalten. Auf den Seiten 46 bis 65 findet man detaillierte Angaben zu 90 Maschinen vieler bekannter Anbieter aus unterschiedlichen Ländern. Es werden auch Zusatzangaben zum spezifischen verarbeitbaren Bauelementesortiment wie BGA, QFP usw. gemacht. Ebenso sind Richtpreise enthalten.
Neue IPC-Normen
IPC/JPCA-2315: Design-Norm für HDI-Leiterplatten mit Microvias Die im Juni 2000 gemeinsam vom amerikanischen Fachverband IPC und dem japanischen Fachverband der Leiterplattenhersteller JPCA herausgegebene Norm IPC/JPCA-2315 trägt den Titel "Design Guide for High Densitiy Interconnects (HDI) and Microvias". Sie enthält abgestimmte Grundsatzempfehlungen für das Design hochdichter Leiterplatten. Auf 25 Seiten A4 sind folgende 7 Kapitel enthalten:
Produktklassifikation (HDI-Typen 1 bis 6 je nach Aufbau).
Drei Fallbeispiele für Bauelemente mit unterschiedlicher Konfektionierung geben Hinweise, wie bei der Dichteberechnung in Kapitel 5 vorzugehen ist:
Fall 1: HDI und DCA (Direktmontage von Halbleiterchips)
Fall 2: Mechanisch gebohrte Sacklöcher und SMT
Fall 3: Fine Pitch SMT.
IPC/JPCA-2315 erweitert die Reihe der Normen, die bereits1999 und 2000 zum Thema "HDI/Microvias" vom IPC herausgegeben wurden:
IPC/JPCA-4104 (Spezifikation für HDI- und Mikrovia-Materialien)
IPC-6016 (Qualifikation und Leistungsspezifikation für HDI-Lagen bzw. -Leiterplatten)
IPC/JPCA-6801 (Norm für HDI-Leiterplatten).
Preis von IPC/JPCA-2315 (in Englisch): FED-Mitglieder USD 60, Nichtmitglieder USD 80
IPC-2615: Basiswerk für Bemaßung und Toleranzen bei Leiterplatten und Baugruppen Wie bemaße und toleriere ich Leiterplatten als auch Baugruppen fertigungs- und anwendungsgerecht, d.h. so, dass dem Hersteller und Endanwender möglichst wenig Probleme bereitet werden? Die im Juli 2000 vom IPC herausgegebene Norm IPC-2615 "Printed Board Dimensions and Tolerances" befasst sich aus aktueller Sicht auf 60 Seiten A4 mit diesem wichtigen Sachgebiet. Die sieben Kapitel mit etwa 50 % Bildanteil behandeln folgende Schwerpunkte:
Toleranzen für Formen, Orientierungen, Profile, Konturen.
Die drei Anlagen A, B und C geben ergänzende grundlegende Hinweise zu Bemaßungs- und Toleranzprinzipien sowie zur Bemaßung für computergestütztes Design und für computergestützte Fertigung. IPC-2615 ist ein wichtiges Basiswerk für alle, die in ihrer Arbeit amerikanische Normen wie IPC-2221 (Design) oder IPC-6012A (Leistungsspezifikation für starre Leiterplatten) einsetzen, mit amerikanischen Firmen zusammenarbeiten oder Zeichnungen amerikanischer Hersteller lesen und verstehen müssen. Preis (in Englisch): FED-Mitglieder USD 40, Nichtmitglieder USD 50
IPC-4562: Metallfolien für Leiterplatten Leiterplatten- und Laminathersteller erhalten mit der im Sommer 2000 herausgegebenen IPC-4562 "Metal Foil for Printed Wiring Applications" eine wesentliche Hilfe für den Einkauf von Metallfolien für Leiterplatten. Die mit der Zuliefer- und Anwenderindustrie abgestimmte Richtlinie gibt Lieferanten und Einkäufern die notwendige fachliche technische als auch begriffliche Grundlage für eine effektive Zusammenarbeit. Behandelt werden u.a. Begriffe, Definitionen, Einsatzrichtungen, Einkauf und Qualitätskontrolle von Folien. Preis (in Englisch): FED-Mitglieder USD 25, Nichtmitglieder USD 30
IPC-DRM-53: Einführung in die Bauelementebestückung Die neue 32-seitige Broschüre des amerikanischen Fachverbandes im Ringeinband mit dem Titel "Introduction to Electronics Assembly" gibt eine Einführung in die Steck- und Aufsetzmontage von elektronischen Bauelementen bei Leiterplatten. Sie ist mit 70 Photos und grafischen Darstellungen illustriert und kann damit in der sprachlichen als auch fachlichen Aus- und Weiterbildung für Studenten, Facharbeiter, Ingenieure vielfältig eingesetzt werden. Die wichtigsten Begriffe sind in einer Übersicht zusammengefasst und definiert. Schwerpunkte von IPC-DRM-53: ESD, Bestückungsprozess, Eingangsinspektion, Steckmontage, automatische Bestückung, Handbestückung, Wellenlöten, Handlöten, Oberflächenmontage, Lotpastenanwendung, Bauelementeplazierung, Reflowlöten, Kleberaufbringung, Reinigung, elektrischer Test, Nacharbeit, Begriffe. Preis: FED-Mitglieder USD 25, Nichtmitglieder USD 30 (in Englisch).
IPC-Normenergänzungen zu Lötstopmasken, Leiterplatten und Reparatur Das IPC hat im Juni bzw. Juli 2000 Normenergänzungen (Amendments) zu folgenden Dokumenten herausgegeben:
IPC-SM-840C: Qualification and Performance of Permanent Solder Mask (Umfang 3 Seiten)
IPC-6012A: Qualification and Performance for Rigid Printed Boards (Umfang 3 Seiten).
Die Amendments beinhalten nicht nur eine Anpassung der in den betreffenden Normen zitierten weiteren Normengrundlagen an den aktuellen Stand, sondern nehmen auch eine Präzisierung verschiedener Parameterangaben entsprechend den vorhandenen neueren technischen Erkenntnissen in einigen Kapiteln der Dokumente vor. Ebenfalls ist eine Überarbeitung von IPC-7721 "Repair and Modification of Printed Boards and Electronic Assemblies" beim IPC im Gange. Hierzu liegen in der Geschäftsstelle Diskussionsentwürfe vom März 2000 zur Überarbeitung bzw. Ergänzung einzelner Kapitel von IPC-7721 vor. In den 20 Seiten geht es vorwiegend um die Kapitel 4 (Leiterzugreparatur) und 6 (Drahtbrücken in Form von diskreten Einzeldrähten bzw. Leiterzügen bei Anschlüssen an Steckbauelemente, SMD-Bauelemente mit J-, Gull Wing-, BGA-Anschlüssen). Sämtliche zitierte Materialien waren unter www.ipc.org herunterladbar. Weitere Auskünfte gibt die FED-Geschäftsstelle.
Alle IPC-Normen sowie die genannten Literaturstellen können über den FED bezogen werden. Ebenso sind dort Übersichtskataloge 1999/2000 zu IPC-Dokumenten kostenlos erhältlich.
nach oben 