IPC-SM-782: Anschlussflächen-Norm in neuer Fassung
Das IPC hat im Dezember 1999 die bekannte Richtlinie für das Gestalten der Anschlussflächen von SMT-Bauelementen (IPC-SM-782A) in einer neuen Fassung herausgegeben. Das Dokument enthält jetzt alle bisher herausgegebenen Ergänzungen (einschließlich Anschlüsse für BGA) in einem Band. Zusätzlich sind in das jetzt etwa 220 Seiten A4 umfassende Werk eine Reihe neuer Bauelemente aufgenommen worden.
IPC-SM-782A besteht aus 14 Kapiteln, die in zwei Teile untergliedert werden können. Im Teil 1 (Kapitel 1 bis 7) werden Grundsätze behandelt, die für das funktions- und fertigungsgerechte Design der Anschlussflächen zu beachten sind. In Teil 2 (Kapitel 8 bis 14) werden zahlenmäßige Hinweise zur konkreten Gestaltung der Anschlussflächen nach Bauelementegruppen gegeben.
Inhaltsübersicht nach Kapiteln:
1. Einführung
2. Anwendbare Dokumente (zugrundegelegte und weitere Normen)
3. Designanforderungen
4. Qualitäts- und Zuverlässigkeitsanforderungen
5. Testbarkeit
6. Gehäusetypen und Arten von Verbindungsstrukturen
9. Bauelemente mit Gullwing-Anschlüssen auf zwei Seiten (SOIC, SSOIC, SOPIC, TSOP, CFP)
10. J-Anschlüsse auf zwei Seiten (SOJ)
11. Gullwing-Anschlüsse auf vier Seiten (PQFP, SQFP, CQFP)
12. Bauelemente mit J-Anschlüssen auf vier Seiten (PLCC, LCC)
13. Modifizierte DIP-Gehäuse
14. BGA-Bauelemente (Kunststoff-BGA, PBGA JEDEC)
Tabellen geben einen Überblick über die physischen Abmessungen der Bauelemente und die Abmessungsvorschläge für die Anschlussflächen.
In einer Anlage werden Hinweise gegeben, wie man die Anschlussflächen mit Hilfe eines Berechnungsprogramms nach IPC-EM-782 selber berechen kann.
Preis von IPC-SM-782A als Papierausgabe/CD: Mitglieder USD 75/110, Nichtmitglieder USD 90/136. Die Norm ist in Englisch herausgegeben, aufgrund der vielen Tabellen und Bilder aber sehr anschaulich. Bezug über die FED-Geschäftsstelle.
IPC-A-610C: "Abnahmekriterien für Baugruppen" in neuer Qualität
Im Januar 2000 ist die überarbeitete und wesentlich erweiterte Ausgabe C der "Abnahmekriterien für elektronische Baugruppen" vom IPC freigegeben worden. IPC-A-610C umfasst jetzt etwa 350 Seiten A4. Qualität und Handhabbarkeit des Dokumentes haben sich gegenüber dem Vorgänger messbar verbessert: Es wurde eine praktische Ringbindung eingeführt, die farbigen Abbildungen und Fotos haben an Klarheit und Farbigkeit wesentlich gewonnen. Ein Schlagwortverzeichnis am Ende des Bandes erleichtert es, in der jetzt recht großen Seitenanzahl schnell das Gewünschte zu finden.
IPC-A-610C besteht aus 12 Kapiteln:
1. Übersicht, Begriffe, Definitionen
2. Anwendbare weitere Dokumente (IPC, EOS/ESD, EIA, IEC)
Für das Bekanntwerden des Vorgängers IPC-A-610B in Deutschland, Österreich und der Schweiz hat die deutsche Übersetzung des FED im Frühjahr 1999 gesorgt. Noch auf der IPC Works ´99 Ende Oktober in Minneapolis lag der zuständigen ehrenamtlichen Arbeitsgruppe des IPC eine umfangreiche Anzahl von Präzisierungs- und Erweiterungsvorschlägen vor. An der Überarbeitung des Dokumentes haben laut Angaben des IPC etwa 170 Mitarbeiter von Firmen bzw. Institutionen aus den USA und anderen Ländern mitgewirkt.
Preis von IPC-A-610C als Papierausgabe/CD: Mitglieder USD 60/90, Nichtmitglieder USD 80/120. Die Norm ist in Englisch herausgegeben und hat einen Bildanteil am Text von etwa 70 %. Bezug über die FED-Geschäftsstelle.
VT-A-610B: Ein Video für den Vergleich von IPC-A-610B und IPC-A-610C
Um die Übersicht über inhaltliche Veränderungen der neuen Ausgabe IPC-A-610C im Vergleich zu IPC-A-610B möglichst leicht zu erhalten, hat das IPC ein spezielles Video herausgegeben. Dieses Video ist z.B. für IPC-A-610-Trainer, Fertigungsmitarbeiter, Qualitätssicherung, Projektmanager usw. nutzbar. Die Autoren stellen jede wichtige Änderung vor und diskutieren diese. Ebenso werden Konflikte zwischen J-STD-001B, dem nationalen Lötstandard und IPC-A-610 geklärt. Das Video stellt nach Auffassung des IPC eine gute Grundlage für Gruppendiskussionen dar. Es umfasst 35 Minuten Inhaltsdiskussion, in der Kapitel für Kapitel durchgesprochen wird. Der Preis von USD 300 (FED-Mitglieder) bzw. USD 350 (Nichtmitglieder) schließt neben dem Video auch eine Ausgabe von IPC-A-610C ein.
Am 1. April 2000 bezieht die FED-Geschäftsstelle in Berlin neue größere Räume in der Martinstr 1. Sie sind verkehrsgünstig direkt am S- und U-Bahnhof Berlin-Steglitz gelegen. Der Umzug wurde u.a. durch die personelle Erweiterung der Geschäftsstelle erforderlich. Damit steht dann den Mitgliedern mehr personelle Kapazität für technische Fragen zur Verfügung. Gleichzeitig kann die fachliche Arbeit in der Geschäftsstelle weiter intensiviert werden, womit der strategischen Erweiterung des FED auf die Bereiche Leiterplatten- und Baugruppenfertigung Rechnung getragen wird. Auch der Vetrieb der IPC- und FED-Dokumente musste durch die stark gestiegene Nachfrage nach Fachliteratur und technischen Dokumenten personell vergrößert werden. Diesen Aufgabenbereich hat Herr Björn-Olaf Heigl übernommen.
Die Möglichkeit der Expansion des FED ist der unermüdlichen Arbeit vieler ehrenamtlicher Mitglieder in den Fach- und Regionalgruppen sowie dem sparsamen Wirtschaften der FED-Geschäftsstelle in den vergangenen Jahren zu verdanken. Heute stellt der FED eine enorme Menge an Fachinformationen für die Elektronikindustrie zur Verfügung und führt Weiterbildungsveranstaltungen in der Branche durch. Ebenso vertritt er den Berufsststand der Leiterplattendesigner. So lautet die Zielesetzung des FED auch für die Zukunft, seinen Mitgliedern zu niedrigen Beiträgen möglichst viele Leistungen und Vorteile zu bieten.
Die Leistungspalette im Jahr 2000 wird weiter ausgebaut. Sie reicht von Dokumenten (Designrichtlinie FED-22-02/Neuausgabe Februar 2000, EMV-Kochbuch FED-21-01, deutsche Übersetzung IPC-A-610C sowie weiterer IPC-Dokumente) über verschiedene Kurse (Grund- und Aufbaukurse für Leiterplattendesigner), Tagesseminare zu speziellen Fachgebieten (High-Speed-Design, EMV, HDI-Microvia-Leiterplatten) bis zu Arbeitskreisen für Design und Herstellung bleifreier Elektronikprodukte.
FED investiert in 2000 über 400.000 DM in Normenarbeit und Weiterbildung
Für die Erstellung von Normen bzw. Richtlinien für Elektronikdesign, Leiterplatten- und Baugruppenfertigung sowie für den Ausbau der Weiterbildungsangebote hat der Fachverband Elektronik-Design e.V. dieses Jahr 400.000 DM in seinem Budget vorgesehen. Das haben Vorstand und Beirat des FED auf ihrer Sitzung vom 29.-30. Januar 2000 Jahres in Berlin beschlossen. Damit erweist die im vergangenen Jahr vorgenommene Erweiterung des Vorstands auf 7 Personen bereits erste messbare Früchte.
Der FED will durch diese Zielstellung eindeutig Flagge für seine Strategie zeigen, künftig alle Bereiche der Elektronikfertigung noch stärker unter ganzheitlichen Gesichtspunkten zu vertreten. Bereits 1998 und 1999 hat der Fachverband ja nicht nur die Designer, sondern auch die Leiterplatten- und Baugruppenhersteller in seine Arbeit einbezogen.
Damit künftig die Erstellung von Richtlinien und Normen für die Elektronikindustrie schneller voran getrieben wird, wurde beschlossen, die bereits im letzten Jahr eingeführte Beauftragung von externen Spezialisten und Fachfirmen künftig noch mehr zu nutzen. Die Arbeit der FED Mitglieder in den Facharbeitskreisen soll sich mehr auf die Prüfung und thematische Auswahl von Fachdokumenten konzentrieren.
Die Facharbeit konnte wegen der rasant fortschreitenden Veränderungen in der Elektronik durch die beschränkte Kapazität der Geschäftsstelle sowie die ausschließlich ehrenamtliche Arbeit der Verbandsmitglieder nicht mehr ausreichend vorangetrieben werden. Durch ein neues Finanzierungskonzept, welches von Beiratsmitgliedern des FED getragen wird, durch das 1999 erfolgreich eingeführte Designer-Schulungskonzept und durch einen wesentlichen Mitgliederzuwachs stehen jetzt Mittel zur Verfügung, die dem FED weiteres Wachstums ermöglichen.
Gemeinsame Sitzung FED-DIN DKE zu Normen in Berlin
Am 20. März dieses Jahres wird in Berlin eine gemeinsame Sitzung der FED-Regionalgruppe Berlin mit dem Arbeitskreis AK 661 des DIN-DKE stattfinden. Gastgeber ist die COM.BOX WINET GmbH, deren Geschäftsführer Lutz Treutler schon viele Jahre in der nationalen und internationalen Normenarbeit engagiert ist. Michael Teigeler von DIN-DKE wird in einem Vortrag nicht nur seine Organisation vorstellen, sondern auch den Entstehungsweg einer Norm prinzipiell darstellen. Anschließend hält Dr. Elke Zakel von der Pac Tech GmbH (Berlin/Nauen) einen Vortrag über Anforderungen der Flip Chip-Technik an das Design von Leiterplatten bzw. Baugruppen. Interessenten sind zu dieser kostenlosen Veranstaltung herzlich eingeladen. Ein Vortrag über das Internet ergänzt das Programm. Anmeldung: FED, Fax 030/8341831, e-mail fed@info.de .
Die electronica 2000 findet vom 21.-24 November 2000 in München statt. Während der Sitzung des FED-Beirates am 28./29. Januar in Berlin wurde vorgeschlagen, auch auf dieser Messe einen FED-Gemeinschaftsstand zu organisieren. Damit hätten die FED-Mitglieder die Möglichkeit, auch auf dieser größten internationalen Elektronik-Messe in Deutschland zu Sonderkonditionen auszustellen. Der FED bietet seinen Mitgliedern bereits zum zweiten Mal die Möglichkeit, auf der internationalen SMT-Messe im Juni 2000 in Nürnberg den FED-Gemeinschaftsstand zu nutzen. Der diesjährige Stand dort ist auf 48 qm Ausstellungsfläche angewachsen und bereits ausgebucht. Interessenten für die Teilnahme an einem Gemeinschaftsstand im November 2000 in München sollten sich umgehend in der FED-Geschäftsstelle nach den Konditionen erkundigen Die Geschäftsstelle hat mit der Messe München vereinbart, den Anmeldeschluß für einen FED-Gemeinschaftsstand terminlich soweit zu verschieben, bis diese Frage im FED geklärt ist.
Gründung des FED-Arbeitskreises "Bleifreies Design" nimmt Konturen an
Während des Treffens der Regionalgruppe Berlin am 15. Februar wurde auch die Problematik der Auswirkungen bleifreier Lote auf den Designprozess diskutiert. Aus den Diskussionen ergab sich, dass die Gründung eines Arbeitskreises "Design bleifreier Leiterplatten und Baugruppen" für richtig und notwendig gehalten wird. Mehrere Vertreter der Berliner Regionalgruppe erklärten sich spontan bereit, in diesem Arbeitskreis mitzuwirken. Dr. Poschmann von der FED-Geschäftsstelle stellte aus seiner Sicht folgende mögliche Arbeitsrichtungen eines alle Regionalgruppen des FED umfassenden Arbeitskreises zur Diskussion:
1. Bewusstmachen der Situation durch Diskussionsrunden in den Veranstaltungen der Regionalgruppen
2. Sammeln von Informationen durch alle Interessenten über erwartete Beinflussung des Designs durch die Bleiablösung in einem Pool (zu klären: wo ist der Pool einzurichten, wie soll er arbeiten)
3. Überlegungen, ob und welche Normenwerke zum Design Beinflussung und Veränderung bzw. Überarbeitung erfahren müssen.
4. Anfragen bei den Trägern erster Erfahrungen der Herstellung bleifreier Musterbaugruppen (z.B. Seho als Equipment-Hersteller) zur bereits jetzt erkennbaren Beeinflussung des Designs.
5. Zusammenstellung von Empfehlungen für das Design, soweit bereits möglich.
6. Ableitung von Aufgaben, die weiter betrachtet bzw. untersucht werden müssten.
Zur FED-Konferenz 2000 (14.-16. September in Bayreuth) sollte den Teilnehmern in Vorträgen und Workshops darüber erstmals komplex der dann vorhandene Erkenntnisstand vermittelt werden. Weitere Informationen dazu sind in dieser Ausgabe der PLUS in dem Beitrag von Dr. Reichelt (TechnoLab) und in dem Bericht über die Gründungsveranstaltung des Arbeitskreises "Bleifreie Verbindungsrtechnik" am 19. Januar bei FhG IZM zu finden.
Produktiver werden, Kosten sparen,
Qualität erhöhen, Zukunft sichern
Ankündigung
Designer-Grundkurs
Einwöchiger Weiterbildungskurs des FED für Designer von Leiterplatten und elektronischen Baugruppen
Gerhard Gröner, FED-Beirat für Aus- und Weiterbildung. Ihm steht ein Referententeam aus erfahrenen Fachleuten zur Verfügung. Einsatz einer neuartigen multimedialen Schulungs-CD mit Auszügen aus vielen wichtigen Designunterlagen und Normen.
Zielgruppe:
Der Grundkurs richtet sich vor allem an schon im Beruf befindliche Leiterplattendesigner.
Inhalt der fünf Hauptblöcke des Grundkurses:
· Einbindung und Rolle der Designer im Produktkreationsprozeß
· Fertigungstechnologie. Wichtige Themen für Planung/Ausführung einer Leiterplatten-Entwicklung
· Zusammenführung der Designgrundlagen aus Fertigungstechnologie, Schaltungsentwicklung und Konstruktion
· Designregeln für die konkrete Layourerstellung
· Form der Dokumente und Fertigungsunterlagen, Zertifikat
Weitere Informatiomen zu Inhalt und Ablauf sowie Referenzen:
Detaillierte Auskünfte bitte über die FED-Geschäftsstelle erfragen oder über Internet: Tel. 030/8349059; Fax 030/8341831; e-mail info@fed.de ; Internet www.fed.de ; Ansprechpartner: Dr. Hartmut Poschmann, Kathrin Fechner
März
16. 3. 2000, Sitzung Regionalgruppe Darmstadt bei Nord-Micro, Frankfurt/M. Themen: 1. Neue Leiterplattenmaterialien - auch für bleifreie Lösungen, 2. Schulungskonzept des FED für 2000
17. 3. 2000, Sitzung Regionalgruppe Stuttgart bei FELA Hilzinger, Villingen-Schwenningen Themen: 1. Neue Leiterplattenmaterialien - auch für bleifreie Lösungen, 2. Schulungskonzept des FED für 2000
20. 3. 2000, Sitzung Regionalgruppe Berlin gemeinsam mit Vertretern von DIN bei COM.BOX, Berlin Themen:1. Normenarbeit, 2. Anforderungen der Flip Chip-Technik an das Design von Leiterplatten
April
3. bis 5. 4. 2000, 1. FED-Aufbaukurs I Leiterplatten-Design (CAD-Software, Bibliotheken), Bayrische Verwaltungsschule, Neustadt/Aisch
6. 4. 2000, Sitzung Regionalgruppe Nürnberg bei Cherry Mikroschalter,Auerbach
7. 4. 2000, Seminar "HDI-Microvia-Leiterplatten in der Praxis" bei Siemens,München
7. 4. 2000, Sitzung Regionalgruppe Jena bei KSG Leiterplatten,Gornsdorf
10. bis 14. 04. 2000, FED-Grundkurs Leiterplatten-Design, Bayrische Verwaltungsschule, Neustadt/Aisch
Mai
22. bis 24. 5. 2000, 2. Aufbaukurs I Leiterplatten-Design (CAD-Software, Bibliotheken), Bayrische Verwaltungsschule, Neustadt/Aisch
In der FED-Geschäftsstelle liegt das Manuskript des Vortrags von Herrn Clausen (Straschu Leiterplatten, Oldenburg) vor, den er während des Workshops "PCB´s in Space" am 27.1.2000 bei der DLR in Berlin gehalten hat. Das Manuskript umfaßt 12 Seiten als Folienkopien und gibt eine Einführung und Übersicht zu ESA-Vorschriften, ergänzt durch Beispiele von Musterleiterplatten. FED-Mitglieder können das Manuskript kostenlos in elektronischer Form erhalten.
Neuer Internetdienst emv.net
Interessant auch für Leiterplattendesigner kann der neue Internetdienst emv.net von Sutter Communications in 88167 Stiefenhofen sein. Das Unternehmen stellte diesen Informationsservice für EMV-Interessierte kürzlich zur Messe "EMV 2000" in Düsseldorf vor. Schwerpunkt ist eine schnelle Anbieter-Datenbank mit direkter Verknüpfung zu den Homepages der Unternehmen sowie ein kostenloser Email-Newsletter. Der Service steht allen Kunden im Jahr 2000 kostenlos zur Verfügung. Adresse: www.emv.net. >
Neu: Poster für Aus- und Weiterbildung in der Elektronik
Prof. Ralf Schmidt vom Fachbereich Konstruktion/Technologie der Fachhochschule Stralsund hat mit seinen Mitarbeitern eine Serie farbiger Poster entwickelt, die sehr gut für die Aus- und Weiterbildung von Lehrlingen, Facharbeitern, Studenten und Ingenieuren in der Elektronik eingesetzt werden können. Damit wird eine bisher existierende Marktlücke in Deutschland zu großformatigem Anschaungsmaterial über moderne Technologien teilweise geschlossen. Die FED-Geschäftsstelle unterstützt diese Aktivitäten.
Bisher wurden 10 Poster zu folgenden Fachthemen erstellt:
1. Das klassische Leiterplattenkonzept (LP-Arten, -Funktionen, -Aufbau)
2. Leiterplattentechnologie (Fertigungsabläufe für Metallresist- und Tentingtechnik)
3. Laserbohren von Microvias (Prinzipdarstellung der Maschine, Schliffbilder u.a.)
9. Neues Verbindungssubstrat: Interconnect 2000 (unter Einbeziehung von LWL)
10. Fertigung eines 4-Lagen-Multilayers.
Geplant ist in diesem Jahr die Entwicklung weiterer Poster:
1. Übersicht zum elektronischen Gerätebau
2. Übersicht zu Elektroniktechnologien
3. Mikrovia-Technologien
4. Design-Regeln
Die farbig gestalteten Poster enthalten Prinzipdarstellungen der einzelnen Fertigungsschritte, ergänzt durch Text- und Parameterinformationen sowie Ausschnitte aus Analysebildern und Fotoaufnahmen. Sie werden im Format A0 bis A4 in zwei Ausführungen angeboten: a) gedruckt in Hochglanzausführung auf weißem Untergrund oder b) auflaminiert mit Aluminiumrahmen. Ein Satz dieser sehr dekorativen Poster wurde der FED-Geschäftsstelle zur Demonstration sowie zur Ausgestaltung ihrer neuen Geschäftsstelle zur Verfügung gestellt. Die Erlöse aus dem Verkauf der Poster sind ausschließlich zur weiteren Qualifizierung der Hochschullabors für Elektronikdesign und für Elektroniktechnologien an der FH Stralsund vorgesehen.
nach oben 