Detaillierte Auskünfte bitte über die FED-Geschäftsstelle erfragen oder über Internet: Tel. 030/8349059; Fax 030/8341831; e-mail info@fed.de ; Internet www.fed.de ; Ansprechpartner: Dr. Hartmut Poschmann, Kathrin Fechner
Januar
19.1.2000, Gründungsveranstaltung Arbeitskreis "Bleifreie Verbindungstechnik" Fraunhoferinstitut IZM, Berlin
27.1.2000, FED-DLR-Workshop "PCB´s in Space" - Erfahrungsaustausch zu Raumfahrt-Leiterplatten, DLR, Berlin (Ablauf siehe folgende Seiten)
31.1. bis 4.2.2000, FED-Grundkurs Leiterplatten-Design, Bayrische Verwaltungsschule, Neustadt/Aisch
Februar
9.2. bis 11.2.2000, 1. FED-Aufbaukurs Leiterplatten-Design, Bayrische Verwaltungsschule, Neustadt/Aisch (Weitere Informationen siehe PLUS 11/99, S. 1536)
15.2.2000, Sitzung Regionalgruppe Berlin, Workshop Aus- und Weiterbildung, Referent: Gerhard Gröner
21. bis 25.2.2000, FED-Grundkurs Leiterplatten-Design, Bayrische Verwaltungsschule, Neustadt/Aisch
März
20.3.2000, Sitzung Regionalgruppe Berlin gemeinsam mit Vertretern von DIN, Thema: Normenarbeit
April
3. bis 5.4.2000, 2. FED-Aufbaukurs Leiterplatten-Design, Bayrische Verwaltungsschule, Neustadt/Aisch
10. bis 14.4.2000, FED-Grundkurs Leiterplatten-Design, Bayrische Verwaltungsschule, Neustadt/Aisch
Wesentlich vergrößerter FED-Gemeinschaftsstand in Nürnberg
Der FED-Gemeinschaftstand auf der SMT/ES&S/Hybrid 2000 in Nürnberg wird fast 50 m2 betragen. Damit ist er etwa 60 % größer als der Gemeinschaftsstand auf der Messe von 1999. Auf Stand 523 in Halle 1 werden neben der FED-Geschäftsstelle die Firmen Alpha-Laytron, Rostock Leiterplatten, Straschu, GED, Q-Print, Rei-Tec, Taube Electronic und Heyfra vertreten sein. Die Hälfte der Firmen stellte bereits 1999 auf dem Gemeinschaftsstand aus. Die Messe findet vom 27. Juni bis 29. Juni 2000 statt. Damit sind Vertreter aller drei Fachbereiche des FED (Design, Leiterplatten- und Baugruppenfertigung) präsent.
Workshop "PCB´s in Space"
Erfahrungsaustausch zu Raumfahrt-Leiterplatten
Der Fachverband Elektronik-Design e.V. und das Deutsche Zentrum für Luft- und Raumfahrt e.V. (DLR) laden am 27. Januar 2000 gemeinsam zu einem Workshop ein, der sich mit Besonderheiten von Leiterplatten und Baugruppen für die Raumfahrt befasst. Er findet von 9 bis 13 Uhr in der DLR in Berlin-Adlershof statt. Ziel des Workshops ist es, den anwesenden Fachleuten Gelegenheit zu geben, ihre Erfahrungen zu dieser speziellen und sehr interessanten Problematik auszutauschen.
Der Workshop wird durch vier Vorträge eingeleitet:
1. Anforderungen an Leiterplatten, Baugruppen und Geräte aus Raumfahrtsicht
2. ESA-Vorschriften - Einführung und Übersicht
3. Materielle Komponenten und Oberflächen für Leiterplatten
4. Designbesonderheiten von Leiterplatten und Baugruppen für die Raumfahrt
Erfahrungsaustausch und Diskussion
Vorträge und Diskussion werden durch Musterbeispiele untermauert. Die Referenten kommen von der DLR, der Leiterplatten- und Geräteindustrie. Interessenten aus Industrie und Forschung können kostenlos teilnehmen. Weitere Informationen und Anmeldungen über die FED-Geschäftsstelle: Tel. 030/8349059, Fax 030/8341831, e-mail info@fed.de . Für Rückfragen steht Dr. Poschmann zur Verfügung.
Veranstaltung zu Leiterplattenmaterialien in Regionalgruppe Berlin
Am 23.11.1999 war die Regionalgruppe Berlin zu Gast beim FED-Mitglied Com.Box - WINET. Der zahlreich erschienene Teilnehmerkreis wurde im Namen des Fachverbandes vom Regionalgruppenleiter Klaus Dingler begrüßt. Herr Willuweit von der Isola AG referierte zu den Themen "Neue Leiterplattenmaterialien" und "APL-Verfahren zur Herstellung von Multilayerschaltungen".
Im ersten Vortrag wurde das Hochfrequenzmaterial GIGAVER vorgestellt. Dieses Material weist wesentlich verbesserte dielektrische Eigenschaften auf und besitzt einen sehr niedrigen Verlustfaktor. Es ist weitgehend temperatur- und frequenzstabil. Ferner zeichnet es sich durch eine hohe Glasübergangstemperatur aus, die bei Anwendung von bleifreien Loten Vorteile bietet, sowie einer guten Wärmebeständigkeit und einer geringen Wasseraufnahme. Die Anwendungsgebiete dieses Laminates mit Kupferfolien oder Nickelfolien als Beschichtung liegen in der Mobiltelefontechnik, im PC-Bereich und in der Anwendung von BGA-Baugruppen. Durch das Vorhandensein von Prepegs ist das Material, welches direkt in Düren gefertigt wird, für Multilayerschaltugen geeignet.
Ein weiteres neues Material auf dem Markt ist das auf der Productronica vorgestellte ISOFOIL 160. Dieses Material trägt der Forderung nach einer Eignung für HDI-Schaltungen Rechnung. Es besteht aus einer Harzfolie mit 75 m m B-Stage-Coating. Die Kupferfoliendicke beträgt zwischen 3 und 35m m. Die Lamination wird mit üblicher Vakuum-Presstechnik durchgeführt. Durch die guten Fließeigenschaften des Harzes ist auch das Füllen schwieriger Layouts möglich und das Material besonders gut für die Bearbeitung durch Laser geeignet.
Als sogenanntes "grünes Material" ist von Isola das DURAVER auf dem Markt. Die Halogenfreiheit des Materials wird durch das Entfernen von Brom und Einsetzen von Phosphor- und Stickstoffkomponenten erreicht. Mit dieser Zusammensetzung wird die Brennbarkeitsklasse V-1 gemäß UL94 erreicht. Es ist ein mit herkömmlichem FR4 vergleichbares Material und kann aus diesem Grunde mit allen für FR4 verwendeten Verfahren verarbeitet werden.
Das im zweiten Referat behandelte APL-Verfahren (Alternative Pressing Laminates) zeigt die Möglichkeit auf, mit relativ geringem Aufwand Multilayerschaltungen herzustellen. Es sind hierfür keine Pressen erforderlich. Auf eine konventionell erstellte Innenlage wird im Siebdruck eine Harzschicht aufgebracht, die die Struktur einwandfrei einbettet. Mit UV-Licht wird die Harzschicht ausgehärtet zu einer nicht klebenden Oberfläche. Auf diese wird dann ein- oder zweiseitig eine mit Harz beschichtete Kupferfolien aufgepresst. Das ganze System wird dann mit einem bestimmten Temperaturprofil ausgehärtet. Die Vorteile liegen in der Bearbeitbarkeit mit Laser-, Plasma- oder auch mechanischem Bohren. Die Isolationabstände sind gleichmäßig und sehr dünn, so dass die Herstellung von impedanzkontrollierten Leiterplatten keine Schwierigkeiten darstellt.
Im Anschluß an die angeregte Diskussion über die vorgestellten Laminate berichtete der FED-Geschäftsstellenleiter, Dr. Poschmann, über seinen Besuch der IPC Works ´99 im Oktober in den USA. Hauptthema der Konferenz war der Übergang auf bleifreie Lote. Die USA haben auf diesem Gebiet überraschend im Herbst eine resolute Hinwendung zum Übergang auf bleifreie Lote vollzogen und so genauso wie Japan gegenüber Europa eine Vorreiterrolle übernommen. Dadurch ist die zögerliche Einführung bleifreier lote im europäischen Bereich sicherlich nicht durchzuhalten. Die hiesige Elektronikindustrie wird in vielen Fällen zu Lieferkomplikationen bei Lieferungen in die außereuropäischen Länder kommen. Ein Bericht über die Veranstaltung von Dr. Poschmann ist in PLUS 12/99 erschienen, kann aber auch im Internet unter www.fed.de eingesehen werden. Die sich an diesen Bericht anschließende heiße Diskussion gab zu der Anregung Anlaß, im nächsten Jahr zu diesem Thema Regionalgruppensitzungen durchzuführen.
Designer-Grundkurse und Aufbaukurse des FED im Jahr 2000
Mit der Bayerischen Verwaltungsschule in Neustadt/Aisch (bei Nürnberg) wurden folgende Termine für Grund- und Aufbaukurse für das Jahr 2000 abgestimmt.
Grundkurse
- 7. Kurs: 31. Januar bis 4. Februar 2000
- 8. Kurs: 21. Februar bis 25. Februar 2000
- 9. Kurs: 10. April bis 14. April 2000
- 10. Kurs: 17. Juli bis 21. Juli 2000
- 11. Kurs: 25. September bis 29. September 2000
- 12. Kurs: 20. November bis 24. November 2000
Aufbaukurs I
- 1. Kurs: 9. Februar bis 11. Februar 2000
- 2. Kurs: 3. April bis 5. April 2000
- 3. Kurs: 22. Mai bis 24. Mai 2000
- 4. Kurs: 9. Oktober bis 11. Oktober 2000
- 5. Kurs: 11. Dezember bis 13. Dezember 2000
Er erstreckt sich über drei Tage. Den Wünschen der bisherigen Grundkursteilnehmer entsprechend umfaßt Aufbaukurs I u.a. folgende Schwerpunkte:
Weiterführung der Designstrategien. Aufbau von Bauteilebibliotheken, deren Einflüsse auf die Baugruppenfertigung, Rückkopplung auf das Design, die Einbindung in den Gesamtprozess der Entwicklung sowie Integration in die übrigen Firmenstrukturen und -hierarchien.
Aufbaukurs II
- 1. Kurs: 19. Juni bis 21. Juni 2000
- 2. Kurs: 8. November bis 10. November 2000
Aufbaukurs II wird ebenfalls 3 Tage dauern und umfaßt Themen wie Richtlinien zu CAM, hochkomplexe Mehrlagenschaltungen, High-Speed-Design usw.
Weitere Informationen sowie ausführliche Unterlagen erhalten Sie beim Kursleiter Gerhard Gröner, D-91413 Neustadt/A., Parkstraße 15, Tel. 09161/875541, Fax 09161/875542, e-mail G.Groener.nea@t-online.de oder in der FED-Geschäftsstelle. Bitte informieren Sie sich auch in den Internetseiten des FED unter www.fed.de .
Arbeitskreis "Bleifreie Verbindungstechnik" in Gründung
Das große Interesse am Tutorial "Bleifreie Verbindungstechnik" während der FED-Konferenz im September 1999 und die Veränderungen, die in den USA im Oktober 1999 bezüglich der Haltung zur Bleiablösung in der Elektronik eingeleitet wurden, haben im Berliner Fraunhoferinstitut IZM und der FED-Geschäftsstelle zum Beschluss geführt, im Januar 2000 einen Arbeitskreis "Bleifreie Verbindungstechnik in der Elektronik" zu gründen. Das IZM hat im Dezember in Abstimmung mit der FED-Geschäftsstelle bereits die Teilnehmer des Septembertutorials zur Gründungsveranstaltung des Arbeitskreises eingeladen. Sie findet am 19.1.2000 in Berlin im IZM statt. Die FED-Geschäftsstelle hat ebenfalls durch ein Extra-Mailing über die Gründungsveranstaltung informiert. Alle Unternehmen und Institutionen, die Interesse an einer Mitarbeit haben, sind zur Teilnahme eingeladen.
Ziel des AK ist es, zu helfen, durch gemeinsame Zusammenarbeit schnell und effizient Lösungen für die bleifreie Verbindungstechnik der Zukunft zu finden. In Ergänzung zu anderen auf diesem Gebiet tätigen Arbeitskreisen sollen aus der neutralen Sicht eines Forschungs- und Entwicklungsinstitutes optimale Lösungen für die einzelnen Anwender gefunden werden.
Der AK wird sich aus der Sicht der Vorbereitungsetappe für den 19.1.2000 vier Schwerpunkten widmen:
· Status quo und Trends bei der Einführung bleifreier Lotsysteme
· Erarbeitung eines Handbuches bleifreier Systeme
· Vorbereitung des Umstiegs auf bleifreie Verbindungssysteme
· Praktische Umsetzung im Unternehmen.
Die Teilnehmer der ganztägigen Gründungsveranstaltung werden zunächst in mehreren Vorträgen eine Übersicht über den internationalen und nationalen Stand erhalten. Danach soll gemeinsam diskutiert werden, auf welche Schwerpunkte und welchen Arbeitsmodus der Arbeitskreis letztendlich auszurichten ist und wie die Finanzierung vonstatten gehen soll. Die Möglichkeit der Inanspruchnahme von Fördermitteln wird geprüft.
Weitere Informationen geben Frau Dr. Müller, IZM, Tel. 030/46403-130, Fax 030/46403-111 bzw. Dr. Poschmann von der FED-Geschäftsstelle.
EITI, die European Interconnect Technology Initiative, lädt am 9.2.2000 an die Technische Universität Dresden zu einer Fachtagung ein. Unter dem Thema "Thermisches Design von Verdrahtungsträgern" werden von 9 bis 16 Uhr sechs Vorträge zu verschiedenen Themen des Designs unter Wärmegesichtspunkten geboten. Die jeweils drei Referenten von der TU Dresden bzw. der Industrie (Lackwerke Peters, Flomerics, Dyconex) werden folgende Themen berühren:
· Allgemeiner Stand von Erwärmung und Entwärmung elektronischer Baugruppen
· Thermische Eigenschaften klassischer Multilayer und moderner HDI-Boards
· Drucktechnische Herstellung von Heatsinks
· Thermische Simulation von HDI-Multilayer-Leiterplatten
· Thermische Mess- und Prüftechnik
· HDI-Leiterplatten für hoheVerlustleistungen.
Weitere Informationen: EITI-Sekretariat, Tel. 07031/7589-0, Fax 07031/7589-20
Die Anzahl der Firmen und Institutionen in den deutschsprachigen Ländern, die IPC-Normen einsetzen, wird immer größer. Ebenso wächst die Kundenzahl, die den IPC-Normen- und Auskunftsservice des FED in Anspruch nehmen. Wer sich in gewissen Zeitabständen unabhängig von der FED-Geschäftsstelle selber ein Bild über den Normenstand machen möchte, findet in den Internetseiten des IPC dazu gute Möglichkeiten. Hier einige Hinweise: Mit www.ipc.org gelangt man in die Home Page des IPC mit einer Reihe weitergehender verschiedener Informationsmöglichkeiten. Durch Anklicken des Verweises Standards Activities links oben kommt man auf die Standard-Seiten. Hier hat man in der Aufzählung im Mittelteil dieser Seite verschiedene Auswahlmöglichkeiten. Durch Anklicken von IPC Status of Standardization ruft man die Status-Übersicht auf und kann sich nun die einzelnen Erarbeitungs- bzw. Bestätigungsetappen der Dokumente anschauen. Das aktuelle Überarbeitungsdatum der Status-Übersicht durch den IPC wird bereits in dem kurzen erklärenden Text des Status-Verweises angezeigt, so dass man leicht ersehen kann, woran man ist bzw. was sich in den Angaben seit dem letzten Mal verändert hat. Selbstverständlich kann die Status-Übersicht ausgedruckt werden. Wenn man www.ipc.org /html/standards.htm als Internetadresse eingibt, kann man gleich direkt auf die Normenseite gehen.
Die Normenseite enthält weitere Hinweise auf Unterlagen, die für den Leser möglichweise interessant sind. Beispiele: IPC Documents Available for Download enthält IPC-Dokumente, die man sich selbst herunterladen und abspeichern kann. High Density Interconnect and Microvia Technology beinhaltet eine größere Anzahl von Fachartikeln zum Thema HDI und Microvia. Industry Acronym List stellt eine vielseitige alphabetische Liste von englischen bzw. amerikanischen Abkürzungen und ihre Ausschreibung dar, die in der Elektronikindustrie Bedeutung haben. Auch sie ist ausdruckbar. Manches Stirnrunzeln kann durch Anwahl dieses Verzeichnisses vermieden werden. Catalog/Bookstore ist nur die aus den IPC-Katalogen bekannte Nummern- und Titelübersicht zu den im Verkauf befindlichen Dokumenten wie Normen, Bücher, Videos, Konferenzbänden usw. Sie dürfte das Ziel der meisten Besucher der IPC-Internetseiten sein.
Mit diesen kurzen Hinweisen möchte die FED-Geschäftsstelle alle diejenigen, die es noch nicht probiert haben, einfache Erstauskünfte zu IPC-Normen direkt im Internet einzuholen, dazu ermutigen. Selbstverständlich ist die FED-Geschäftsstelle auch weiterhin gern bereit, detaillierte Auskünfte zu einzelnen Unterlagen zu geben, denn dort werden noch weitere unterschiedliche Informationen zu IPC-, MIL- und anderen Normen erfasst sowie verwertet und den Auskünften zugrundegelegt.
Die FED-Preisliste zu IPC-Normen mit konzentrierter Aktualitätsspalte der Dokumente und den Hinweisen auf abgelöste Normen ist allerdings ein FED-Produkt. Sie ist nur unter www.fed.de zu finden. Und diese Home Page wird zusammen mit den weiteren Internetseiten des FED im Dezember und Januar neu strukturiert sowie aktualisiert.
Eine Arbeitsgruppe aus Vertretern mehrerer Unternehmen (Bosch, Alcatel, Siemens, AMI DODUCO, Temic Telefunken und Solectron) hat 1999 unter Leitung der Abt. Forschung, Berufsbildung, Fertigungstechnik des ZVEI eine Studie zum Thema "Bleifreies Löten" erarbeitet. Der genaue Titel ist "Bleifreies Löten: Materialien, Komponenten, Prozesse. Technologische Bewertung des Umstellungsszenarios". Die 45 Seiten A4 umfassende Schrift ist im Rahmen der ZVEI-Reihe "ProTechnik" - Leitfäden für die elektroindustrielle Produktion" erschienen. Die Autoren stellen vor allem Beziehungen zwischen Bauelementen und Schaltungsträgern sowie den Fertigungsprozessen für die Baugruppen unter dem Blickwinkel bleihaltiger und bleifreier Lote her. Zuverlässigkeitsbetrachtungen ergänzen die Ausführungen. Im Kapitel 5 werden Schlußfolgerungen gezogen, der Handlungsbedarf skizziert und Handlungsempfehlungen gegeben. Die Studie konzentriert sich vor allem auf den Stand der wissenschaftlich-technisch Situation beim Einsatz bleihaltiger und bleifreier Lote. Sie berücksichtigt in ihren zeitlichen Schlussfolgerungen nicht eingehend den sich abzeichnenden Marktdruck für bleifreie Elektronikprodukte. Auch ist die Studie noch vor der massiven Hinwendung der USA zu bleifreien Lösungen (Oktober 1999) abgeschlossen worden und berücksichtigt infolge dessen nicht die dadurch wesentlich schärfer gewordene internationale Situation. Wer sich kurz und prägnant über die zu lösenden wissenschaftlich-technischen Aufgaben in der Zuliefer-, Bauelemente- und Baugruppenindustrie informieren möchte, findet eine sehr gute komprimierte Übersicht vor. Die Studie belegt sehr klar, dass in allernächster Zeit in Deutschland bzw. Europa dramatisch viel zu tun ist in Wissenschaft, Forschung und Technologienentwicklung, wenn man nicht den Anschluss an Japan und die USA in der Elektronikfertigung völlig verlieren will (H. Poschmann).
2. Entwurf der "IPC Roadmap for Lead-Free Electronics Assemblies"
Das IPC hat im November 1999 den 2. Entwurf (2. Draft) der IPC Roadmap für die Bleiablösung in der Elektronik fertiggestellt. Das Dokument umfasst 19 Seiten A4 und widerspiegelt den gemeinschaftlichen Arbeitsstand der Gruppe der US-Fachverbände, die sich gegenwärtig um die Erarbeitung eines machbaren Konzeptes der Bleiablösung bemühen. Die erste grobe, mit vielen Lücken behaftete Diskussionsfassung entstand zur IPC Works ´99 im Oktober. Der 2. Entwurf lässt einen gewissen inhaltlichen Fortschritt erkennen. Interessenten können den jeweiligen Arbeitsstand des Dokumentes im Internet (www.leadfree.org ) einsehen und ausdrucken.
IC26-Data Handbook von Philips - interessant für Designer
Diskussionen über Foot Prints für SMT-Bauelemente, die im Herbst 1999 im elektronischen Informationszirkel "FED-Forum" diskutiert wurden, lassen erkennen, dass das Data Handbook 1998 für integrierte Schaltkreise von Philips in Designerkreisen noch nicht so breit bekannt ist, wie man annehmen könnte. Aus dem Buch lassen sich viele Hinweise entnehmen, die für Vergleichszwecke mit anderen Dokumenten dienen können (IPC-SM-782A, Professional SMT Component and Land Pattern Book von Blankenhorn u.a.). Darum soll es nachfolgend kurz vorgestellt werden.
Das 264 Seiten umfassende Handbuch besteht aus 9 Kapiteln:
- Übersicht über IC-Gehäusearten (mit Bildern) und deren Pin-Zahlen
- Beschreibung der einzelnen Gehäusearten nach SOT-Code, Materialien, Pin-Zahlen, Gehäusezeichnungen mit Abmessungen (u.a. BGA, CDIP, CLCC, CPGA, CSO, DIP, HLQFP, HSOP, LQFP, PLCC, QFP, SDIP, SO, SSOP, TQFP, TSSOP, VSO)
- Handling-Hinweise für die Montage
- Hinweise zur Steckmontage
- Hinweise zur SMD-Montage nach Bauelementetypen und Montagemethoden (Fixierkleber, Doppelwellenlöten, Reflowlöten). Dieses Kapitel gibt auch viele tabellarische und bildliche Hinweise zur Gestaltung der Foot Prints der Bauelemente und der dazugehörigen Lötstopmasken.
- Thermal-Design (Berechnung, Anschlussmaterial, Thermalwiderstand-Grafiken einzelner Bauelementetypen mit Anwendungshinweisen)
- Bestückungsgerechte Verpackung der Bauelemente (z.B. Stangenmagazine, Gurt/Rolle, Waffelpack), Abmessungen der Verpackungen
- Verpackungs- und Bauelementeangaben aus Material- bzw. Umweltsicht (bestimmte nicht eingesetzte Stoffe/Substanzen, Trägerstreifen- und Chip-Beschichtungsmaterial, Umhüllungsmaterial, Bauelementegewichte, Bauelementeanzahl pro Verpackungseinheit u.a.)
- Hinweise zum Daten-Handbuch-System von Philips Semiconductors.
Bezugsmöglichkeiten für das Handbuch: Philips Semiconductors, Hammerbrookstr. 69, D-20097 Hamburg, Tel. 040/235360, Fax 040/23536300.
Neuer Samtec-Katalog mit HDI- und High-Speed-Steckverbindern
Da in der FED-Geschäftsstelle zunehmend Anfragen zur HDI- und High-Speed-Problematik eingehen, soll hier auch auf einen neuen deutschsprachigen Katalog von Samtec (195 Seiten A4) hingewiesen werden. Dieser enthält im Katalog F-1999 Schwerpunkte zu High Density, Power Micro und High Speed. High Speed-Steckverbinder werden z.B. im Raster 0,5 mm, 0,635 mm, 0,8 mm und 2 mm angeboten. Der Katalog enthält viele Hinweise zur Gestaltung der Anschlussflächen und Durchkontaktierungslöcher auf der Leiterplatte. Die Bezugsadresse für den Katalog ist in der FED-Geschäftsstelle zu erfragen.
Anmerkung: Kopien der Literaturhinweise zu Fachzeitschriften u.ä. können in der FED-Geschäftsstelle zum Selbstkostenpreis bestellt werden. Detail-Informationen: Tel. 030/8349059, Fax 030/8342831, e-mail: info@fed.de
nach oben 