|
Autor(en)
|
Titel
|
Seite/n
|
|
Adam, J. |
Thermisches Design von Leiterplatten |
S. 691
|
|
Andrä, K. |
Hole Plugging Technologie für Multilayer und HDI-Schaltungen |
S. 69
|
|
Barthelmes, J. |
Massenproduktion von HDI-Microvia-PCB in Europa - Erfahrungen und Ausblick |
S. 1203
|
|
Bechtold, M. |
Managementsysteme in der Praxis (Teil 1) |
S. 481
|
|
Bechtold, M. |
Teil 2: DIN EN ISO 9001:2000 und das Prozessmodell |
S. 644
|
|
Bechtold, M. |
Teil 3: Die Allgemeinen Forderungen der DIN EN ISO |
S. 818
|
|
Bechtold, M. |
Teil 4: Verantwortung der Leitung - Die zweite Chance nutzen! |
S. 983
|
|
Bechtold, M. |
Teil 5: Management der Mittel - Ressourcen gezielt planen |
S. 1144
|
|
Becker, P. |
Umsetzen der Normentwürfe DIN EN ISO 9001 und 9004 in die Praxis |
S. 649
|
|
Berek, H.; Beyer, H.; Härtel, W.; Pachschwöll, H. |
Entwicklungstrends bei Weichlotpasten |
S. 132
|
|
Berndt, H. |
Neue Messverfahren für ESD-Schutz |
S. 1641
|
|
Burkhardt, A. J. |
Messtechnische Überprüfung impedanzkontrollierter Leiterplatten |
S. 238
|
|
Coskina, P.;Ostmann, A.; Buschik, K.;Töpper, M.; u.a. |
Untersuchung zur Ausbeute des Schablonendrucks auf Wafer für umverdrahtete Flip Chips |
S. 146
|
|
Diesing, H.-W. |
Advanced Assembly - Dünnfilmverbindungen auf Silizium-Substrat |
S. 979
|
|
Feldmann, K.; Reichenberger, M. |
Verarbeitung und Eigenschaften niedrigschmelzender Lotwerkstoffe |
S. 266
|
|
Föhrenbach, A.; Grunow, M.; Günther, H.-O.; Schleusener, M. |
Leistungsabstimmung von Bestückungslinien - Einsatz eines modernen Simulationstools für die SMD-Montage |
S. 1609
|
|
Friedrich, R. |
Untersuchung des Verhaltens von gedruckten Dielektrikas mit Hilfe der Impedanz-Spektroskopie |
S. 468
|
|
Geiger, D. |
200 µm-Pitch bei 50.000 BE/h - Massenbestückung von 0,6 x 0,3 mm-Chips steht bevor |
S. 445
|
|
Geiger, D. |
Reduzieren der Leiterplattengröße mit Bauelementen der Form 0201 |
S. 607
|
|
Gerlach, B. und Coautoren |
TWIN-Linie mit hoher Produktivität |
S. 1713
|
|
Habicht, M. |
Neue Konzepte bei horizontalen Maschinen am Beispiel einer Innenlagenlinie für Strukturen kleiner 80 µm |
S. 412
|
|
Helfer, G. |
Warenwirtschafts-Software für einen Dienstleister vom Layout bis zur bestückten Baugruppe gefragt |
S. 363
|
|
Jendritza, D. J. |
Keramik-Substrate für Smart-Power-Modul-Anwendungen |
S. 632
|
|
Jordan, M. |
Bleifreie galvanische Beschichtung von Bauteilen |
S. 868
|
|
Keller, G. |
Qualitätsanforderungen an Elektronikbaugruppen und Lötstellen sowie deren Prozesse |
S. 450
|
|
Keller, G. |
Neue Trends im IC-Packaging - SoC- und SiP-Technologien |
S. 593
|
|
Kohler, R. |
Zukünftige HDI-Leiterplatten mit Feinstleiterzügen und Mehrfach-Microvia-Lagen |
S. 1876
|
|
Krause, J. |
Direkte Laserstrukturierung - 50 µm-Strukturen mit mindestens 80 % Ausbeute |
S. 395
|
|
Krüger, K. |
Eigenschaften von Mikrohybrid-Dickschichtwiderständen |
S. 1955
|
|
Labie, R.; Beyne, E.; Vanhoof, R.; Honore, M.; Berteen, S |
Flip-Chip-Montage statt Draht-Bonden |
S. 1141
|
|
Layton, R. |
Creating essential Documentation to support essential Equipment |
S. 1799
|
|
Leers, U. |
Neue Materialien und Bauteile in der Surface Mount Technology |
S. 122
|
|
Meier, M. B.; Achen, A. |
The Key Role of Dielectric Materials for Advanced Interconnect Solutions |
S. 972
|
|
Meier, R. |
3-D MID: Der Weg zur hochintegrierten Mechatronik-Baugruppe |
S. 1129
|
|
Miric, A.Z. |
Bleifreie Lote |
S. 127
|
|
Morawska, Z.; Koziol G. |
Bleifreie lötfähige Endoberflächen für Leiterplatten |
S. 1546
|
|
Nakahara, H. |
JPCA Show 2000: Catch the New Wave |
S. 1217
|
|
Naundorf, G.; Wißbrock, H. |
Neuartige Wirkprinzipien und Werkstoffe zur Lasergestützten Fertigung elektronischer Schaltungsträger |
S. 387
|
|
Nolde, R. |
Richtlinien des Lohnbestückers für ein fertigungsgerechtes Leiterplattendesign Teil 1 |
S. 1358
|
|
Nolde, R. |
Richtlinien des Lohnbestückers für ein fertigungsgerechtes Leiterplattendesign Teil 2 |
S. 1531
|
|
Nolde, R. |
Richtlinien des Lohnbestückers für ein fertigungsgerechtes Leiterplattendesign Teil 3 |
S. 1705
|
|
Nolde, R. |
Einpresstechnik - eine geeignete bleifreie Substitutionstechnologie für das Schwalllöten von THT-Bauelementen? |
S. 959
|
|
Öing, St. |
EMV-Checkliste für den Leiterplattenentwurf (Teil 1) |
S. 196
|
|
Öing, St. |
EMV-Checkliste für den Leiterplattenentwurf (Teil 2) |
S. 350
|
|
Partsch,U.; Otschik, P.; Kretzschmar, C.; Reppe,G. |
Quasimonolithische Integration von Sensor-/Aktorschichten in komplexen Keramikmodulen |
S. 303
|
|
Pindeva, L.I.; Dobreva, E.D.; Iliev, T.I.; Petrova |
Vorbehandlung mit KMnO4 bei der Metallisierung von Leiterplattenbohrungen (Teil 3) |
S. 1561
|
|
Platz, H. |
HDI-Microvia-Leiterplatten-Technologie in der Designpraxis |
S. 373
|
|
Priwitzer, H.; Nagel, T. |
Mit hochwertigen Schablonen zu hoher Prozesssicherheit |
S. 1625
|
|
Prottung, U. |
E3.Series: Neue ECAD-Produktfamilie von CIM-Team |
S. 361
|
|
Ramm, P. |
Trends in der 3D-Integration |
S. 811
|
|
Rittweger, M.; Wien, A.; Brenndörfer, K.;Wolff, I. |
Modellbildung spritzgussgehäuster Bauelemente mit Hilfe von 3D-Feldsimulatoren |
S. 19
|
|
Roosen, A. |
Entwicklungspotentiale keramischer Substratwerkstoffe |
S. 802
|
|
Rothfuß, W.; Müller, H.-J. |
Studie über neue Datenformate für Leiterplatten- und Baugruppenfertigung (EDIF, Gerber, GenCAM, ODB++, ...) |
S. 24
|
|
Runge, W. |
Electronics inside Transmission - Chances and Signs of Mechatronic Control Modules |
S. 1133
|
|
Schäfer, M.; Osterwinter, H.; Völler, H.-U. |
Verbindungssystem von Ultrasonic-Wedge-Bondungen auf chemisch Nickel/Sudgold-Schichten |
S. 474
|
|
Schmidt, W. |
Mikro-Perforation: ein neues Verfahren zur Herstellung von Microvias |
S. 710
|
|
Sherwood, St. |
Ein Plädoyer für das Sign-off von Leiterplatten durch Verifikation der Signalintegrität |
S. 696
|
|
Staib, W. |
Moderne Schichtdickenmesstechnik für Leiterplattenoberflächen |
S. 218
|
|
Suppa, M. |
Der Einsatz von Vergussmassen in der Elektronik Teil 1: Die Vergussmassen und ihre chemischen und physikalischen Grundeigenschaften |
S. 440
|
|
Suppa, M. |
Der Einsatz von Vergussmassen in der Elektronik Teil 2: Anforderungsprofil und Systemauswahl von Vergussmassen |
S. 915
|
|
Suppa, M. |
Der Einsatz von Vergussmassen in der Elektronik Teil 3: Allgemeine Verarbeitungshinweise für Vergussmassen und Gießharze |
S. 1275
|
|
Syska, A.; Meckmann, F.; Schürfeld, H. |
Lean Contract Manufacturing - Wettbewerbsfähigkeit von Auftragsfertigern systematisch |
S. 1448
|
|
Vollmer, R. |
Fabrikplanung und Produktionslogistik als Mittel zur Rationalisierung von Leiterplatten- und Baugruppenfertigungen |
S. 543
|
|
Wahrmann, G. |
EMSCAN - Ein Tool zur Visualisierung der elektromagnetischen Signatur von bestückten Leiterplatten |
S. 1526
|
|
Wiemers, A. |
Powerplanes |
S. 1021
|
|
Wiemers, A. |
Multilayer-Bauklassen |
S. 1185
|
|
Wilczek, P. K. |
Patchwork - eine neue Dickschichttechnologie |
S. 308
|
|
Wolter, A. |
Technologie für die Leiterplatte der nächsten Generation |
S. 63
|
|
Zhang, Y.; Abys, J.A. |
Galvanische Zinnschicht mit verminderter Whiskerbildung |
S. 1067
|
